ZHCU397A December   2017  – January 2022

 

  1.   说明
  2.   资源
  3.   特性
  4.   应用
  5.   5
  6. 1 系统说明
    1. 1.1 关键系统规格
  7. 2 系统概述
    1. 2.1 方框图
    2. 2.2 系统级说明
    3. 2.3 重点产品
      1. 2.3.1 模拟信号链
        1. 2.3.1.1 LMH5401
        2. 2.3.1.2 LHM6401
        3. 2.3.1.3 BUF802
      2. 2.3.2 时钟
        1. 2.3.2.1 LMK61E2
        2. 2.3.2.2 LMK04828
        3. 2.3.2.3 LMX2594
      3. 2.3.3 功率
        1. 2.3.3.1 TPS82130
        2. 2.3.3.2 TPS7A84
    4. 2.4 系统设计原理
      1. 2.4.1 高速低相位噪声时钟生成
      2. 2.4.2 通道间偏斜
      3. 2.4.3 确定性延迟
        1. 2.4.3.1 确定性延迟的重要性
      4. 2.4.4 模拟前端
      5. 2.4.5 多通道系统电源要求
      6. 2.4.6 硬件编程
  8. 3 电路设计
    1. 3.1 模拟输入前端
      1. 3.1.1 使用 BUF802 的高输入阻抗缓冲器实施
    2. 3.2 高速多通道时钟
    3. 3.3 电源部分
      1. 3.3.1 DC-DC
        1. 3.3.1.1 如何设置 2.1V 输出电压
      2. 3.3.2 LDO
  9. 4 主机接口
  10. 5 硬件功能块
  11. 6 入门应用程序 GUI
  12. 7 测试和结果
    1. 7.1 测试设置和测试计划
    2.     44
    3. 7.2 SNR 测量测试
    4. 7.3 通道间偏斜测量测试
    5. 7.4 性能测试结果
    6. 7.5 多通道偏斜测量
    7. 7.6 49
  13. 8 设计文件
    1. 8.1 原理图
    2. 8.2 物料清单
    3. 8.3 Altium 项目
    4. 8.4 Gerber 文件
    5. 8.5 装配图
  14. 9 软件文件
  15. 10相关文档
    1. 10.1 商标
  16. 11关于作者
    1. 11.1 致谢
  17. 12修订历史记录

2.4.4 模拟前端

前端模拟信号链确定了多通道接收器或数据捕获系统的性能，对其而言， SNR 和 SFDR 至关重要。输入信号带宽上的前端增益和衰减块确定了整个系统的动态范围。

图 2-7 显示了高速数字转换器和 DSO 的典型 AFE 模块。前端包含前置放大器、模拟或数字可变增益放大器 (DVGA) 和多级带通滤波器。前置放大器和 DVGA 可确定系统动态范围，滤波器可改善单频的谐波失真。信号链 SNR 设计为高于 10dB 的 ADC SNR。

GUID-EA6D8912-A3D4-4538-A056-8B9B70E662DF-low.gif图 2-7 典型 AFE

确保前端正确偏置，以便在满量程输入时实现 ADC 的额定性能。ADC 的集成缓冲器具有共模偏置输出，用户可以实现直接驱动前端放大器，而无需外部电路。无缓冲 ADC 的输入需要外部偏置，而设计人员可以使用各种方法来产生外部偏置。此偏置电压通常为输入电压的一半，因此简单的电阻分压器就足以产生此外部偏置。有关建议的 VCM 生成指南，请参阅相关器件数据表。

如果无法保持共模电压，将导致 ADC 失调电压和增益误差，从而降低系统的满量程动态性能。