使用以太网 PHY 创建新系统设计时，请遵循以下原理图捕获过程：
- 从表表 7-41 中选择所需 PHY 硬件配置。
- 使用电气特性表、表 7-39 表和表 7-40 表选择正确的外部自举电阻器。
- 如果使用 LED，请确保采用正确的外部电路，如图 7-25 所示。
- 从电气特性表中选择符合 CMOS 级振荡器或晶体谐振器要求的合适时钟源。
- 选择 CMC，建议 CMC 列表见表 9-2。
- 添加表 9-1 中的共模终端、直流阻断电容、MDI 耦合电容和 ESD 分流器。
- 确保 VDDIO 和 VDDA 电源引脚上有足够的电源去耦。
- 在 MDIO 线路中添加外部上拉电阻器（连接至 VDDIO）。
- 如果采用 SGMII，则在 MAC 与 PHY SGMII 引脚之间连接 0.1μF 直流阻断电容器。
- 如果不需要睡眠模式，WAKE 引脚必须直接连接到 VSLEEP，或通过外部上拉电阻器连接到 VSLEEP。
应遵循如下布局过程：
- 靠近电路板边缘布置 PHY，以便将短 MDI 布线连接至所需连接器。
- 布置 MDI 外部组件：CMC、直流阻断电容器、CM 终端、MDI 耦合电容器和 ESD 分流器。
- 在顶层 CMC 下方创建金属浇注禁止区域，之后在顶层下方至少创建一层。
- 确保 MDI TRD_M 和 TRD_P 布线的连接方式能够实现 100Ω 差分。
- 靠近 XI 和 XO 引脚布置时钟源。
- 确保当配置为 MII、RMII 或 RGMII 运行时，xMII 引脚布线为 50Ω，且为以地为基准的单端连接。
- 确保发送路径 xMII 引脚的连接方式可使设置和保存计时不违反 PHY 要求。
- 确保接收路径 xMII 引脚的连接方式可使设置和保持计时不违反 MAC 要求。
- 确保当配置为 SGMII 运行时，xMII RX_P、RX_M、TX_P 和 TX_M 引脚的连接方式能够实现 100Ω 差分。
- 靠近 PHY 布置 MDIO 上拉电阻器。