ZHCSZ56A July   2025  – November 2025 DP83TC815-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
    1. 5.1 引脚电源域
    2. 5.2 引脚状态
    3. 5.3 引脚多路复用
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 时序图
    8. 6.8 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 IEEE802.1AS 特性
        1. 7.3.1.1 PTP 时钟配置
          1. 7.3.1.1.1 PTP 基准时钟
          2. 7.3.1.1.2 PTP 同步时钟（挂钟）
            1. 7.3.1.1.2.1 PTP 时间读取或写入
            2. 7.3.1.1.2.2 PTP 时钟初始化
            3. 7.3.1.1.2.3 PTP 时钟调整
            4. 7.3.1.1.2.4 PTP 时钟输出
              1. 7.3.1.1.2.4.1 每秒一个脉冲 (PPS) 输出
          3. 7.3.1.1.3 PTP 时间寄存器
        2. 7.3.1.2 数据包时间戳
          1. 7.3.1.2.1 传输（出口）数据包解析器和时间戳
          2. 7.3.1.2.2 接收（入口）数据包解析器和时间戳
          3. 7.3.1.2.3 PTP 发送和接收时间戳寄存器
        3. 7.3.1.3 事件触发和时间戳
          1. 7.3.1.3.1 事件触发（输出）
            1. 7.3.1.3.1.1 触发器初始化
          2. 7.3.1.3.2 事件时间戳（输入）
            1. 7.3.1.3.2.1 时间戳存储和读取
          3. 7.3.1.3.3 事件捕获和输出触发寄存器
        4. 7.3.1.4 PTP 中断
        5. 7.3.1.5 PTP I/O 配置
      2. 7.3.2 TC10 睡眠唤醒
        1. 7.3.2.1 支持 TC10 的 PHY 功能
          1. 7.3.2.1.1 从睡眠模式切换到唤醒模式
            1. 7.3.2.1.1.1 本地唤醒检测
            2. 7.3.2.1.1.2 帧传输和接收
          2. 7.3.2.1.2 唤醒转发
          3. 7.3.2.1.3 切换到睡眠 - 睡眠协商
            1. 7.3.2.1.3.1 睡眠确认
            2. 7.3.2.1.3.2 睡眠请求
            3. 7.3.2.1.3.3 休眠静默
            4. 7.3.2.1.3.4 睡眠失败
            5. 7.3.2.1.3.5 睡眠
            6. 7.3.2.1.3.6 强制睡眠
        2. 7.3.2.2 用于睡眠应用的电源网络
        3. 7.3.2.3 非 TC10 应用的配置
        4. 7.3.2.4 其他睡眠功能
        5. 7.3.2.5 快速唤醒
      3. 7.3.3 PPM 监测器
      4. 7.3.4 时钟抖动
      5. 7.3.5 输出转换控制
      6. 7.3.6 诊断工具套件
        1. 7.3.6.1 信号质量指示器
        2. 7.3.6.2 静电放电检测
        3. 7.3.6.3 时域反射法
        4. 7.3.6.4 电压感测
        5. 7.3.6.5 温度检测
      7. 7.3.7 BIST 和环回模式
        1. 7.3.7.1 数据生成器和校验器
        2. 7.3.7.2 xMII 环回
        3. 7.3.7.3 PCS 环回
        4. 7.3.7.4 数字环回
        5. 7.3.7.5 模拟环回
        6. 7.3.7.6 反向环回
      8. 7.3.8 合规性测试模式
        1. 7.3.8.1 测试模式 1
        2. 7.3.8.2 测试模式 2
        3. 7.3.8.3 测试模式 4
        4. 7.3.8.4 测试模式 5
    4. 7.4 器件功能模式
      1. 7.4.1 电源模式
        1. 7.4.1.1 断电
        2. 7.4.1.2 复位
        3. 7.4.1.3 待机
        4. 7.4.1.4 正常
        5. 7.4.1.5 睡眠
      2. 7.4.2 媒体相关接口
        1. 7.4.2.1 100BASE-T1 主模式和 100BASE-T1 从模式配置
        2. 7.4.2.2 自动极性检测和校正
        3. 7.4.2.3 Jabber 检测
        4. 7.4.2.4 交错检测
      3. 7.4.3 MAC 接口
        1. 7.4.3.1 媒体独立接口
        2. 7.4.3.2 简化媒体独立接口
        3. 7.4.3.3 简化千兆位媒体独立接口
        4. 7.4.3.4 串行千兆位媒体独立接口
      4. 7.4.4 串行管理接口
        1. 7.4.4.1 扩展寄存器空间访问
        2. 7.4.4.2 写入操作（无后增量）
        3. 7.4.4.3 读取操作（无后增量）
        4. 7.4.4.4 写入操作（有后增量）
        5. 7.4.4.5 读取操作（有后增量）
    5. 7.5 编程
      1. 7.5.1 搭接配置
        1. 7.5.1.1 LED 配置
  9. 8 寄存器映射
    1. 8.1 寄存器访问汇总
    2. 8.2 DP83TC815 寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
        1. 9.2.1.1 物理媒体连接
          1. 9.2.1.1.1 共模扼流圈建议
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
        1. 9.4.1.1 信号布线
        2. 9.4.1.2 返回路径
        3. 9.4.1.3 金属浇注
        4. 9.4.1.4 PCB 层堆叠
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 器件支持
      1. 10.1.1 第三方产品免责声明
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

7.5.1 搭接配置

DP83TC815-Q1 使用特定的引脚作为自动加载选项，以便将器件置于特定运行模式。在上电和硬件复位时对这些引脚的值进行采样（通过 RESET 引脚或寄存器访问）。一些自举引脚支持 3 级和 2 级配置，下面将进一步详细描述。PHY 地址配置（RX_DV/RX_CTRL 和 RX_ER）是 3 级配置，而所有其他配置均为 2 级。可通过配置或串行管理接口来完成器件配置。

注：

由于配置引脚在复位取消置位后为功能引脚，因此不应直接与 VDDIO、VDDMAC 或 GND 相连。为确保正常运行，需要使用上拉和/或下拉电阻器。

注：

单独使用 VDDMAC 和 VDDIO 时，将配置电阻器连接到正确的电压轨非常重要。下面的 表列出了每个引脚电压域。


DP83TC815-Q1 配置 (Strap) 电路
图 7-24 配置 (Strap) 电路

Rpulldn 值包含在数据表的电气特性表中。

表 7-39 建议用于 PHY 的 3 级配置电阻比
模式3理想 RH (kΩ) (VDDIO = 3.3V)1理想 RH (kΩ) (VDDIO = 2.5V)2理想 RH (kΩ) (VDDIO = 1.8V)1
1断开断开断开
213124
34.520.8
  1. 容差为 10% 的配置电阻。
  2. 容差为 1% 的配置电阻。
  3. RL 是可选的，如果需要调整自举引脚上的电压，则可以添加 RL。
表 7-40 建议采用的 2 级配置电阻
模式理想 RH (kΩ)1, 2
1断开
22.49
  1. 可以使用容差高达 10% 的配置电阻。
  2. 若要在 1.8V VDDIO 的客户应用中获得更多裕度，可使用 2.1kΩ ±10% 上拉电阻器，或将 2.49kΩ电阻器的精度限制为 1%。

下表介绍了 PHY 配置自举：

表 7-41 自举
引脚
名称		引脚编号域默认
模式		自举功能说明
RX_DV/RX_CTRL15VDDMAC1模式PHY_AD[0]PHY_AD[2]PHY_AD：PHY 地址 ID
100
201
311
RX_ER14VDDMAC1模式PHY_AD[1]PHY_AD[3]PHY_AD：PHY 地址 ID
100
201
311
CLKOUT16VDDMAC1模式AUTOAUTO：自主禁用。
这是针对 LED_1 的相同方案。如果 CLKOUT 引脚配置为 LED_1 引脚，则自动配置功能也移至 CLKOUT 引脚。
10
21
RX_D026VDDMAC1模式MAC[0]MAC：MAC 接口选择
10
21
RX_D125VDDMAC1模式MAC[1]MAC：MAC 接口选择
10
21
RX_D224VDDMAC1模式MAC[2]MAC：MAC 接口选择
10
21
RX_D323VDDMAC1模式CLKOUT_PINCLKOUT_PIN：该配置确定了哪个引脚用于输出时钟。
10
21
LED_035VDDIO1模式MSMS：100BASE-T1 主模式和 100BASE-T1 从模式选择
10
21
LED_16VDDIO1模式AUTOAUTO：自主禁用
这是用于控制 AUTO 功能的默认 strap 配置引脚。如果此引脚配置为 CLKOUT，则 AUTO 功能移至引脚 16。
10
21
GPIO_419VDDMAC1模式RESERVED保留。保持未连接。
10
21
RX_CLK27VDDMAC1模式TC10TC10 禁用：此引脚配置决定 TC10 是启用还是禁用
10
21
注： 请参阅 OPEN Alliance 应用手册，其中提供了用于合规性测试的寄存器配置。必须使用这些寄存器设置，才能实现合规性测试期间观察到的相同性能。建议使用托管模式配置选项，以防止在执行 Errata 中的软件配置时启动链接过程。软件配置完成后，可通过将位 0x018B[6] 设置为“1”将 PHY 从管理模式中移除。该位在链路建立后自动清零

RX_D3 配置引脚具有控制 CLKOUT（引脚 16）和 LED_1（引脚 6）输出状态的特殊功能。下面的 表 7-42 表显示了 RX_D3 配置状态对引脚 16 和引脚 6 有何影响。请注意，RX_D3 选项仅更改引脚功能，而不更改电压域。引脚 16 始终处于 VDDMAC 域中，引脚 6 始终处于 VDDIO 域中。如果 VDDIO 和 VDDMAC 处于不同的电压电位，则必须确保引脚 16 和引脚 6 配置到各自的电压域。

在时钟输出菊花链应用中，如果 VDDMAC 和 VDDIO 处于不同的电压，则时钟输出必须连接到引脚 6。DP83TC815-Q1 的内部振荡器在 VDDIO 域中运行，因此时钟输出也必须在 VDDIO 域的引脚（即引脚 6）上使用。在 VDDMAC 和 VDDIO 相同的时钟输出菊花链应用中，可以忽略此要求。在未使用时钟输出的应用中，也可以忽略此要求。

表 7-42 时钟输出引脚选择
CLKOUT_PIN说明
0引脚 16 是时钟输出，引脚 6 是 LED_1 引脚。AUTO 由引脚 6 上的配置控制。
1引脚 6 是时钟输出，引脚 16 是 LED_1 引脚。AUTO 由引脚 16 上的配置控制。
表 7-43 100BASE-T1 主模式和 100BASE-T1 从模式选择配置
MS说明
0100BASE-T1 从模式配置
1100BASE-T1 主模式配置
表 7-44 自主模式自举
AUTO说明
0自主模式，PHY 能够在上电后建立链路
1托管模式，必须根据寄存器写入，允许 PHY 在上电后建立链路
表 7-45 TC10 禁用自举
TC10说明
0TC10 启用
1禁用 TC10。该配置可防止 PHY 切换到睡眠模式。
表 7-46 MAC 接口选择自举
MAC[2]MAC[1]MAC[0]说明
000SGMII（4 线制）(1)
001MII
0 1 0 RMII 从模式(2)
011RMII 主模式
100RGMII（对齐模式）
101RGMII（TX 内部延迟模式）
110RGMII（TX 和 RX 内部延迟模式）
111RGMII（RX 内部延迟模式）
(1) SGMII 配置模式仅在“S”型器件型号上可用。对于“R”型器件型号，此配置模式保留
(2) 只能通过引导引脚配置 RMII 从模式。配置引导引脚并对寄存器 0x0432 = 0x0004 进行编程。
表 7-47 PHY 地址自举
PHY_AD[3:0]RX_CTRL 配置模式RX_ER 配置模式说明节 7.5.1
000011PHY 地址：b0000 (0x0)
0001--不适用
0010--不适用
0011--不适用
010021PHY 地址：b0100 (0x4)
010131PHY 地址：b0101 (0x5)
0110--不适用
0111--不适用
100012PHY 地址：b1000 (0x8)
1001--不适用
101013PHY 地址：b1010 (0xA)
1011--不适用
110022PHY 地址：b1010 (0xC)
110132PHY 地址：b1011 (0xD)
111023PHY 地址：b1110 (0xE)
111133PHY 地址：b1111 (0xF)