ZHCSZ56A July 2025 – November 2025 DP83TC815-Q1
PRODUCTION DATA
DP83TC815-Q1 提供供外部器件使用的同步时钟输出信号。该输出时钟信号可以是由基准时钟除以 n 生成的任何频率,其中 n 是 2 至 255 范围内的整数。如果使用的基准时钟为 250MHz,则这样可以提供从 125MHz 到低至 980.4kHz 的标称频率。
仅当使用的 PTP 基准时钟为 PTP_PLL 时,才支持同步时钟输出。PTP_PLL 的频率是可编程的。
时钟输出信号频率由 PTP_COC 寄存器进行控制。输出 GPIO 由 CLKOUT_MUX_CTL 寄存器进行控制。输出时钟信号是使用 PTP_RATEH 和 PTP_Ratel 寄存器中的频率信息生成的,因此频率精确匹配与器件的 IEEE802.1AS 时钟时间。请注意,IEEE802.1AS 时钟时间的任何步进调整都无法在 802.1AS 时钟输出信号上准确表示。