ZHCSZ56A July   2025  – November 2025 DP83TC815-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
    1. 5.1 引脚电源域
    2. 5.2 引脚状态
    3. 5.3 引脚多路复用
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 时序图
    8. 6.8 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 IEEE802.1AS 特性
        1. 7.3.1.1 PTP 时钟配置
          1. 7.3.1.1.1 PTP 基准时钟
          2. 7.3.1.1.2 PTP 同步时钟（挂钟）
            1. 7.3.1.1.2.1 PTP 时间读取或写入
            2. 7.3.1.1.2.2 PTP 时钟初始化
            3. 7.3.1.1.2.3 PTP 时钟调整
            4. 7.3.1.1.2.4 PTP 时钟输出
              1. 7.3.1.1.2.4.1 每秒一个脉冲 (PPS) 输出
          3. 7.3.1.1.3 PTP 时间寄存器
        2. 7.3.1.2 数据包时间戳
          1. 7.3.1.2.1 传输（出口）数据包解析器和时间戳
          2. 7.3.1.2.2 接收（入口）数据包解析器和时间戳
          3. 7.3.1.2.3 PTP 发送和接收时间戳寄存器
        3. 7.3.1.3 事件触发和时间戳
          1. 7.3.1.3.1 事件触发（输出）
            1. 7.3.1.3.1.1 触发器初始化
          2. 7.3.1.3.2 事件时间戳（输入）
            1. 7.3.1.3.2.1 时间戳存储和读取
          3. 7.3.1.3.3 事件捕获和输出触发寄存器
        4. 7.3.1.4 PTP 中断
        5. 7.3.1.5 PTP I/O 配置
      2. 7.3.2 TC10 睡眠唤醒
        1. 7.3.2.1 支持 TC10 的 PHY 功能
          1. 7.3.2.1.1 从睡眠模式切换到唤醒模式
            1. 7.3.2.1.1.1 本地唤醒检测
            2. 7.3.2.1.1.2 帧传输和接收
          2. 7.3.2.1.2 唤醒转发
          3. 7.3.2.1.3 切换到睡眠 - 睡眠协商
            1. 7.3.2.1.3.1 睡眠确认
            2. 7.3.2.1.3.2 睡眠请求
            3. 7.3.2.1.3.3 休眠静默
            4. 7.3.2.1.3.4 睡眠失败
            5. 7.3.2.1.3.5 睡眠
            6. 7.3.2.1.3.6 强制睡眠
        2. 7.3.2.2 用于睡眠应用的电源网络
        3. 7.3.2.3 非 TC10 应用的配置
        4. 7.3.2.4 其他睡眠功能
        5. 7.3.2.5 快速唤醒
      3. 7.3.3 PPM 监测器
      4. 7.3.4 时钟抖动
      5. 7.3.5 输出转换控制
      6. 7.3.6 诊断工具套件
        1. 7.3.6.1 信号质量指示器
        2. 7.3.6.2 静电放电检测
        3. 7.3.6.3 时域反射法
        4. 7.3.6.4 电压感测
        5. 7.3.6.5 温度检测
      7. 7.3.7 BIST 和环回模式
        1. 7.3.7.1 数据生成器和校验器
        2. 7.3.7.2 xMII 环回
        3. 7.3.7.3 PCS 环回
        4. 7.3.7.4 数字环回
        5. 7.3.7.5 模拟环回
        6. 7.3.7.6 反向环回
      8. 7.3.8 合规性测试模式
        1. 7.3.8.1 测试模式 1
        2. 7.3.8.2 测试模式 2
        3. 7.3.8.3 测试模式 4
        4. 7.3.8.4 测试模式 5
    4. 7.4 器件功能模式
      1. 7.4.1 电源模式
        1. 7.4.1.1 断电
        2. 7.4.1.2 复位
        3. 7.4.1.3 待机
        4. 7.4.1.4 正常
        5. 7.4.1.5 睡眠
      2. 7.4.2 媒体相关接口
        1. 7.4.2.1 100BASE-T1 主模式和 100BASE-T1 从模式配置
        2. 7.4.2.2 自动极性检测和校正
        3. 7.4.2.3 Jabber 检测
        4. 7.4.2.4 交错检测
      3. 7.4.3 MAC 接口
        1. 7.4.3.1 媒体独立接口
        2. 7.4.3.2 简化媒体独立接口
        3. 7.4.3.3 简化千兆位媒体独立接口
        4. 7.4.3.4 串行千兆位媒体独立接口
      4. 7.4.4 串行管理接口
        1. 7.4.4.1 扩展寄存器空间访问
        2. 7.4.4.2 写入操作（无后增量）
        3. 7.4.4.3 读取操作（无后增量）
        4. 7.4.4.4 写入操作（有后增量）
        5. 7.4.4.5 读取操作（有后增量）
    5. 7.5 编程
      1. 7.5.1 搭接配置
        1. 7.5.1.1 LED 配置
  9. 8 寄存器映射
    1. 8.1 寄存器访问汇总
    2. 8.2 DP83TC815 寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
        1. 9.2.1.1 物理媒体连接
          1. 9.2.1.1.1 共模扼流圈建议
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
        1. 9.4.1.1 信号布线
        2. 9.4.1.2 返回路径
        3. 9.4.1.3 金属浇注
        4. 9.4.1.4 PCB 层堆叠
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 器件支持
      1. 10.1.1 第三方产品免责声明
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

7.3.2.2 用于睡眠应用的电源网络

DP83TC815-Q1 在 VDD1P0、VSLEEP、VDDA、VDDIO/VDDMAC 的电源时序控制方面没有任何限制。VLSEEP 电源斜降完成后，PHY 中的睡眠功能将立即激活。PHY 的核心功能在最后一个内核电源斜降完成后或器件从睡眠状态切换到功能状态后 10ms 内有效，以较晚者为准。

在睡眠模式下需要最低电流消耗的系统中，可以切断内核电源。在单电源模式下，VDD1P0 会在 PHY 内部切断，无需外部开关。

下图显示了供电网络的一些配置。


DP83TC815-Q1 核心电源网络
图 7-5 核心电源网络

即使电源未切断，PHY 也不会发生故障。但是，PHY 从内核电源消耗的电流很高。下表显示了在电源被切断和电源完好无损时，睡眠模式下的电流比较。

表 7-7 电流消耗比较
序号 电源 单位 电流消耗（最大值）
电源切断 电源完好
1 VSLEEP mA 0.018 0.018
2 VDDA mA 0 50
3 VDDIO/VDDMAC (3.3V) mA 0 23
4 总电流 mA 0.018 73

许多电源网络在同一 PCB 板上可用的不同 PHY 之间共享 PMIC，以减少元件数量和电路板面积。

在这种情况下，不同 PHY 的 INH 可以连接在一起，并且该信号函数采用“线或”式连接（由于 INH 的开漏配置）。只有在所有 PHY 都处于睡眠模式后，才会切断电源。因此，即使一个或某些 PHY 处于睡眠状态，电源也会产生高电流消耗。在这种情况下，处于睡眠状态的 PHY 的功能会受到影响。为了在上述情况下实现最低功耗，必须分离两个 PHY 的 PMIC。

下图显示了一个电源网络示例，其中两个 PHY 共享同一 PMIC。


DP83TC815-Q1 具有共享内核电源的电源网络
图 7-6 具有共享内核电源的电源网络