ZHCSZ56A July   2025  – November 2025 DP83TC815-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
    1. 5.1 引脚电源域
    2. 5.2 引脚状态
    3. 5.3 引脚多路复用
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 时序图
    8. 6.8 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 IEEE802.1AS 特性
        1. 7.3.1.1 PTP 时钟配置
          1. 7.3.1.1.1 PTP 基准时钟
          2. 7.3.1.1.2 PTP 同步时钟（挂钟）
            1. 7.3.1.1.2.1 PTP 时间读取或写入
            2. 7.3.1.1.2.2 PTP 时钟初始化
            3. 7.3.1.1.2.3 PTP 时钟调整
            4. 7.3.1.1.2.4 PTP 时钟输出
              1. 7.3.1.1.2.4.1 每秒一个脉冲 (PPS) 输出
          3. 7.3.1.1.3 PTP 时间寄存器
        2. 7.3.1.2 数据包时间戳
          1. 7.3.1.2.1 传输（出口）数据包解析器和时间戳
          2. 7.3.1.2.2 接收（入口）数据包解析器和时间戳
          3. 7.3.1.2.3 PTP 发送和接收时间戳寄存器
        3. 7.3.1.3 事件触发和时间戳
          1. 7.3.1.3.1 事件触发（输出）
            1. 7.3.1.3.1.1 触发器初始化
          2. 7.3.1.3.2 事件时间戳（输入）
            1. 7.3.1.3.2.1 时间戳存储和读取
          3. 7.3.1.3.3 事件捕获和输出触发寄存器
        4. 7.3.1.4 PTP 中断
        5. 7.3.1.5 PTP I/O 配置
      2. 7.3.2 TC10 睡眠唤醒
        1. 7.3.2.1 支持 TC10 的 PHY 功能
          1. 7.3.2.1.1 从睡眠模式切换到唤醒模式
            1. 7.3.2.1.1.1 本地唤醒检测
            2. 7.3.2.1.1.2 帧传输和接收
          2. 7.3.2.1.2 唤醒转发
          3. 7.3.2.1.3 切换到睡眠 - 睡眠协商
            1. 7.3.2.1.3.1 睡眠确认
            2. 7.3.2.1.3.2 睡眠请求
            3. 7.3.2.1.3.3 休眠静默
            4. 7.3.2.1.3.4 睡眠失败
            5. 7.3.2.1.3.5 睡眠
            6. 7.3.2.1.3.6 强制睡眠
        2. 7.3.2.2 用于睡眠应用的电源网络
        3. 7.3.2.3 非 TC10 应用的配置
        4. 7.3.2.4 其他睡眠功能
        5. 7.3.2.5 快速唤醒
      3. 7.3.3 PPM 监测器
      4. 7.3.4 时钟抖动
      5. 7.3.5 输出转换控制
      6. 7.3.6 诊断工具套件
        1. 7.3.6.1 信号质量指示器
        2. 7.3.6.2 静电放电检测
        3. 7.3.6.3 时域反射法
        4. 7.3.6.4 电压感测
        5. 7.3.6.5 温度检测
      7. 7.3.7 BIST 和环回模式
        1. 7.3.7.1 数据生成器和校验器
        2. 7.3.7.2 xMII 环回
        3. 7.3.7.3 PCS 环回
        4. 7.3.7.4 数字环回
        5. 7.3.7.5 模拟环回
        6. 7.3.7.6 反向环回
      8. 7.3.8 合规性测试模式
        1. 7.3.8.1 测试模式 1
        2. 7.3.8.2 测试模式 2
        3. 7.3.8.3 测试模式 4
        4. 7.3.8.4 测试模式 5
    4. 7.4 器件功能模式
      1. 7.4.1 电源模式
        1. 7.4.1.1 断电
        2. 7.4.1.2 复位
        3. 7.4.1.3 待机
        4. 7.4.1.4 正常
        5. 7.4.1.5 睡眠
      2. 7.4.2 媒体相关接口
        1. 7.4.2.1 100BASE-T1 主模式和 100BASE-T1 从模式配置
        2. 7.4.2.2 自动极性检测和校正
        3. 7.4.2.3 Jabber 检测
        4. 7.4.2.4 交错检测
      3. 7.4.3 MAC 接口
        1. 7.4.3.1 媒体独立接口
        2. 7.4.3.2 简化媒体独立接口
        3. 7.4.3.3 简化千兆位媒体独立接口
        4. 7.4.3.4 串行千兆位媒体独立接口
      4. 7.4.4 串行管理接口
        1. 7.4.4.1 扩展寄存器空间访问
        2. 7.4.4.2 写入操作（无后增量）
        3. 7.4.4.3 读取操作（无后增量）
        4. 7.4.4.4 写入操作（有后增量）
        5. 7.4.4.5 读取操作（有后增量）
    5. 7.5 编程
      1. 7.5.1 搭接配置
        1. 7.5.1.1 LED 配置
  9. 8 寄存器映射
    1. 8.1 寄存器访问汇总
    2. 8.2 DP83TC815 寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
        1. 9.2.1.1 物理媒体连接
          1. 9.2.1.1.1 共模扼流圈建议
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
        1. 9.4.1.1 信号布线
        2. 9.4.1.2 返回路径
        3. 9.4.1.3 金属浇注
        4. 9.4.1.4 PCB 层堆叠
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 器件支持
      1. 10.1.1 第三方产品免责声明
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

9.4.1.1 信号布线

PCB 布线存在损耗，长布线会降低信号质量。布线必须尽可能短。除非另有说明，否则所有信号布线必须为 50Ω 单端阻抗。差分布线必须为 50Ω 单端和 100Ω 差分。请务必确保阻抗始终可控。阻抗不连续性会产生反射，从而导致发射和信号完整性问题。对于所有信号布线（特别是差分信号对），必须避免出现残桩。


DP83TC815-Q1 差分信号布线
图 9-11 差分信号布线

在差分对内，布线必须相互平行，长度匹配。匹配的长度可充分减小延迟差异，避免增加共模噪声和发射。长度匹配对 MAC 接口连接也很重要。所有发送信号布线的长度必须相互匹配，所有接收信号布线的长度也必须相互匹配。对于 SGMII 差分布线，建议将偏差不匹配保持在 20ps 以下。

理想情况下，信号路径布线上不得出现交叉。高速信号布线必须在内部层上布线，以提高 EMC 性能。然而，过孔会导致阻抗不连续情形发生，必须最大限度减少过孔情形。在同一层布线差分信号对。不同层的信号之间至少要有一个返回路径平面，否则不得存在交叉情形。差分对之间必须始终保持恒定的耦合距离。为提高便利性和效率，TI 建议首先布线关键信号（即 MDI 差分对、基准时钟和 MAC IF 布线）。