ZHCSZ56A July   2025  – November 2025 DP83TC815-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
    1. 5.1 引脚电源域
    2. 5.2 引脚状态
    3. 5.3 引脚多路复用
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 时序图
    8. 6.8 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 IEEE802.1AS 特性
        1. 7.3.1.1 PTP 时钟配置
          1. 7.3.1.1.1 PTP 基准时钟
          2. 7.3.1.1.2 PTP 同步时钟（挂钟）
            1. 7.3.1.1.2.1 PTP 时间读取或写入
            2. 7.3.1.1.2.2 PTP 时钟初始化
            3. 7.3.1.1.2.3 PTP 时钟调整
            4. 7.3.1.1.2.4 PTP 时钟输出
              1. 7.3.1.1.2.4.1 每秒一个脉冲 (PPS) 输出
          3. 7.3.1.1.3 PTP 时间寄存器
        2. 7.3.1.2 数据包时间戳
          1. 7.3.1.2.1 传输（出口）数据包解析器和时间戳
          2. 7.3.1.2.2 接收（入口）数据包解析器和时间戳
          3. 7.3.1.2.3 PTP 发送和接收时间戳寄存器
        3. 7.3.1.3 事件触发和时间戳
          1. 7.3.1.3.1 事件触发（输出）
            1. 7.3.1.3.1.1 触发器初始化
          2. 7.3.1.3.2 事件时间戳（输入）
            1. 7.3.1.3.2.1 时间戳存储和读取
          3. 7.3.1.3.3 事件捕获和输出触发寄存器
        4. 7.3.1.4 PTP 中断
        5. 7.3.1.5 PTP I/O 配置
      2. 7.3.2 TC10 睡眠唤醒
        1. 7.3.2.1 支持 TC10 的 PHY 功能
          1. 7.3.2.1.1 从睡眠模式切换到唤醒模式
            1. 7.3.2.1.1.1 本地唤醒检测
            2. 7.3.2.1.1.2 帧传输和接收
          2. 7.3.2.1.2 唤醒转发
          3. 7.3.2.1.3 切换到睡眠 - 睡眠协商
            1. 7.3.2.1.3.1 睡眠确认
            2. 7.3.2.1.3.2 睡眠请求
            3. 7.3.2.1.3.3 休眠静默
            4. 7.3.2.1.3.4 睡眠失败
            5. 7.3.2.1.3.5 睡眠
            6. 7.3.2.1.3.6 强制睡眠
        2. 7.3.2.2 用于睡眠应用的电源网络
        3. 7.3.2.3 非 TC10 应用的配置
        4. 7.3.2.4 其他睡眠功能
        5. 7.3.2.5 快速唤醒
      3. 7.3.3 PPM 监测器
      4. 7.3.4 时钟抖动
      5. 7.3.5 输出转换控制
      6. 7.3.6 诊断工具套件
        1. 7.3.6.1 信号质量指示器
        2. 7.3.6.2 静电放电检测
        3. 7.3.6.3 时域反射法
        4. 7.3.6.4 电压感测
        5. 7.3.6.5 温度检测
      7. 7.3.7 BIST 和环回模式
        1. 7.3.7.1 数据生成器和校验器
        2. 7.3.7.2 xMII 环回
        3. 7.3.7.3 PCS 环回
        4. 7.3.7.4 数字环回
        5. 7.3.7.5 模拟环回
        6. 7.3.7.6 反向环回
      8. 7.3.8 合规性测试模式
        1. 7.3.8.1 测试模式 1
        2. 7.3.8.2 测试模式 2
        3. 7.3.8.3 测试模式 4
        4. 7.3.8.4 测试模式 5
    4. 7.4 器件功能模式
      1. 7.4.1 电源模式
        1. 7.4.1.1 断电
        2. 7.4.1.2 复位
        3. 7.4.1.3 待机
        4. 7.4.1.4 正常
        5. 7.4.1.5 睡眠
      2. 7.4.2 媒体相关接口
        1. 7.4.2.1 100BASE-T1 主模式和 100BASE-T1 从模式配置
        2. 7.4.2.2 自动极性检测和校正
        3. 7.4.2.3 Jabber 检测
        4. 7.4.2.4 交错检测
      3. 7.4.3 MAC 接口
        1. 7.4.3.1 媒体独立接口
        2. 7.4.3.2 简化媒体独立接口
        3. 7.4.3.3 简化千兆位媒体独立接口
        4. 7.4.3.4 串行千兆位媒体独立接口
      4. 7.4.4 串行管理接口
        1. 7.4.4.1 扩展寄存器空间访问
        2. 7.4.4.2 写入操作（无后增量）
        3. 7.4.4.3 读取操作（无后增量）
        4. 7.4.4.4 写入操作（有后增量）
        5. 7.4.4.5 读取操作（有后增量）
    5. 7.5 编程
      1. 7.5.1 搭接配置
        1. 7.5.1.1 LED 配置
  9. 8 寄存器映射
    1. 8.1 寄存器访问汇总
    2. 8.2 DP83TC815 寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
        1. 9.2.1.1 物理媒体连接
          1. 9.2.1.1.1 共模扼流圈建议
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
        1. 9.4.1.1 信号布线
        2. 9.4.1.2 返回路径
        3. 9.4.1.3 金属浇注
        4. 9.4.1.4 PCB 层堆叠
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 器件支持
      1. 10.1.1 第三方产品免责声明
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

6.6 时序要求

参数 测试条件 最小值 标称值 最大值 单位
MII 时序
T1.1 TX_CLK 高电平/低电平时间 16 20 24 ns
T1.2 TX_D[3:0]，TX_ER、TX_EN 设置为 TX_CLK 10 ns
T1.3 TX_D[3:0]，来自 TX_CLK 的 TX_ER、TX_EN 保持 0 ns
T2.1 RX_CLK 高电平/低电平时间 16 20 24 ns
T2.2 RX_D[3:0]、RX_ER、RX_DV 相对于 RX_CLK 上升的延迟时间 10 30 ns
RMII 主模式时序
T3.1 RMII 主模式时钟周期 20 ns
RMII 主时钟占空比 35 65 %
T3.2 TX_D[1:0]、TX_ER、TX_EN 相对于 RMII 主时钟的建立时间 4 ns
T3.3 TX_D[1:0]、TX_ER、TX_EN 相对于 RMII 主时钟的保持时间 2 ns
T3.4 RX_D[1:0]、RX_ER、CRS_DV 相对于 RMII 主时钟上升沿的延迟时间 4 10 14 ns
RMII 从模式时序
T3.1 输入基准时钟周期 20 ns
基准时钟占空比 35 65 %
T3.2 TX_D[1:0]、TX_ER、TX_EN 设置，到 XI 时钟上升 4 ns
T3.3 TX_D[1:0]、TX_ER、TX_EN 保持，从 XI 时钟上升 2 ns
T3.4 RX_D[1:0]、RX_ER、CRS_DV 延迟，从 XI 时钟上升 4 14 ns
RGMII 输入时序
Tcyc 时钟周期时长 TX_CLK 36 40 44 ns
Tsetup(align) TX_D[3:0]、TX_CTRL 相对于 TX_CLK 的建立时间（对齐模式） 1 2 ns
Thold(align) TX_D[3:0]、TX_CLK 相对于 TX_CTRL 的保持时间（对齐模式） 1 2 ns
RGMII 输出时序
Tskew(align) RX_D[3:0]，RX_CLK 后的 RX_CTRL 延迟（已启用对齐模式） 在 PHY 引脚上 -1.2 1.2 ns
Tsetup(shift) RX_D[3:0]、RX_CTRL 相对于 RX_CLK 的延迟（移位模式
启用，默认设置）		 在 PHY 引脚上 2 ns
Tcyc 时钟周期时长 RX_CLK 36 40 44 ns
Duty_G 占空比 RX_CLK 45 50 55 %
SMI 时序
T4.1 MDC 至 MDIO（输出）延迟时间 25pF 负载电容 0 40 ns
T4.2 MDIO（输入）至 MDC 建立时间 10 ns
T4.3 MDIO（输入）至 MDC 保持时间 10 ns
MDC 频率 2.5 20 MHz
上电时序
T5.1 电源斜坡时间：AVDD、DVDD、VDDIO(1) 0.2 8 ms
T5.1 电源斜坡时间：Vsleep(1) 0.4 8 ms
T5.2 电源斜坡延迟偏移：适用于所有电源 10 ms
T5.3 XTAL 启动/稳定：加电至 XI 良好/稳定 1.5 ms
T5.4 从上电到振荡器稳定的时间 10 ms
最后一个电源上电，稳定时钟至复位释放 10 ms
T5.5 上电后至 SMI 就绪：为寄存器访问发送 MDC 前导码之前所需的上电后等待时间 10 ms
T5.6 上电至配置 (strap) 锁存 10 ms
T5.7 CLKOUT 启动/稳定：加电至 CLKOUT 良好/稳定 10 ms
T5.8 上电至空闲流 10 ms
复位时序 (RESET_N)
T6.1 复位脉冲宽度：能够复位的最小复位脉冲宽度 100 µs
T6.2 重置为 SMI 就绪：为寄存器访问发送 MDC 前导码之前所需的复位后等待时间 1 ms
T6.3 重置为配置 (strap) 锁存：硬件配置引脚转换为输出驱动器 80 µs
T6.4 复位为空闲流 1800 µs
唤醒请求和唤醒脉冲时序
T7.1 本地唤醒脉冲持续时间 40 µs
T7.2 本地唤醒至 INH 转换 40 µs
T7.3 基于能量检测的唤醒脉冲持续时间 0.7 ms
T7.4 基于能量检测的唤醒至 INH 转换 0.7 ms
T7.5 基于能量检测的唤醒至 WAKE 转发脉冲 1.4 ms
发送延迟时序
TX_EN 置位的 MII 上升沿 TX_CLK 至 MD 上的 SSD 符号 190 275 ns
TX_EN 置位的 MII 上升沿 TX_CLK 至 MD 上的 SSD 符号 PTP 启用 170 275 ns
RMII 从模式上升沿 XI 时钟在 MDI 上置位 TX_EN 至 SSD 符号 350 473 ns
RMII 主模式上升沿时钟在 MDI 上置位 TX_EN 至 SSD 符号 340 462 ns
TX_CTRL 置位的 RGMII 上升沿 TX_CLK 至 MDI 上的 SSD 符号 340 493 ns
SGMII 的第一个符号至 MDI 上的 SSD 符号 375 505 ns
接收延迟时序
MDI 上的 SSD 符号到 RX_DV 置位的 RX_CLK 的 MII 上升沿 420 530 ns
MDI 上的 SSD 符号到 RX_DV 置位的 RX_CLK 的 MII 上升沿 PTP 启用 450 600 ns
MDI 上的 SSD 符号到 CRS_DV 置位的 XI 时钟从模式 RMII 上升沿 499 660 ns
MDI 上的 SSD 符号到 CRS_DV 置位的主时钟的主 RMII 上升沿 499 720 ns
MDI 上的 SSD 符号至 RX_CTRL 已置位 RGMII RX_CLK 的上升沿 450 590 ns
MDI 上的 SSD 符号至 SGMII 的第一个符号 727 884 ns
25MHz 振荡器要求
频率容差 -100 +100 ppm
上升/下降时间 (10%-90%) 8 ns
抖动容差 (RMS) 25 ps
外部时钟模式下的 XI 占空比 40 60 %
50MHz 振荡器要求
频率 50 MHz
频率容差及稳定性与温度及老化之间的关系 -100 100 ppm
上升/下降时间 (10% - 90%) 4 ns
占空比 35 65 %
25MHz 晶振要求
频率 25 MHz
频率容差及稳定性与温度及老化之间的关系 -100 100 ppm
等效串联电阻 100 Ω
输出时钟时序 (25MHz)
频率 (PPM) -100 100 -
占空比 40 60 %
上升时间 5000 ps
下降时间 5000 ps
抖动（短期） 1000 ps
频率 25 MHz
802.1AS 同步时钟
802.1AS 同步时钟频率 1 50 MHz
占空比 45 55 %
抖动 (rms) 100 ps
抖动（周期） 400 ps
抖动（周期间） 300 ps
1pps 输出 同步精度（802.1AS 时钟源：内部 PLL/NCO DDS）- 具有优化设置 不同复位周期的
偏移变化		 -30 30 ns
单个复位周期
的抖动		 -15 15 ns
同步精度（802.1AS 时钟源：200MHz 恢复时钟）- 优化设置 不同复位周期的
偏移变化		 -30 30 ns
单个复位周期
的抖动		 -1 1 ns
(1) 对于斜坡速率超过 8ms 的电源，在最后一个电源稳定后，需要一个复位脉冲。