ZHCABN2 February   2022 UCC14240-Q1

 

  1.   摘要
  2.   商标
  3. 1 引言
    1. 1.1 引脚配置和功能
  4. 2 三相牵引逆变器
  5. 3 栅极驱动偏置要求
    1. 3.1 栅极驱动偏置架构
    2. 3.2 IGBT 与 SiC
    3. 3.3 确定所需偏置电源
    4. 3.4 输入电压要求
    5. 3.5 输出电压要求
  6. 4 单路正隔离式输出电压
  7. 5 双路正负输出电压
  8. 6 双路正输出电压
  9. 7 电容器选型
  10. 8 RLIM 限流电阻器
    1. 8.1 RLIM 功能描述
    2. 8.2 RLIM 双路输出配置
      1. 8.2.1 CVEE 高于标称值且 CVDD 低于标称值
      2. 8.2.2 CVEE 低于标称值且 CVDD 高于标称值
      3. 8.2.3 栅极驱动器静态电流：IQ_VEE > IQ_VDD
      4. 8.2.4 栅极驱动器静态电流：IQ_VEE < IQ_VDD
      5. 8.2.5 CVEE 高于标称值且 CVDD 低于标称值：IQ_VEE > IQ_VDD
      6. 8.2.6 CVEE 低于标称值且 CVDD 高于标称值：IQ_VEE < IQ_VDD
    3. 8.3 RLIM 单路输出配置
  11. 9 UCC14240-Q1 Excel 设计计算器工具
  12. 10散热注意事项
    1. 10.1 热阻
    2. 10.2 结至顶部热特性参数
    3. 10.3 热性能测量和 TJ 计算示例
  13. 11使能 (ENA) 和电源正常引脚 (/PG)
  14. 12PCB 布局布线注意事项
  15. 13参考设计示例
  16. 14总结
  17. 15参考文献

1.1 引脚配置和功能



图 1-1 DWN 封装，36 引脚 SSOP（俯视图）
表 1-1 引脚功能
引脚 类型(1) 说明
名称 编号
GNDP 1、2、5、8、9、10、11、12、13、14、15、16、17、18 G VIN 的初级侧接地连接。在覆铜上放置几个过孔以进行散热。请参阅Topic Link Label12。
/PG 3 O

低电平有效电源正常开漏输出引脚。当 (UVLO ≤ VIN ≤ OVLO)；(UVP1 ≤ (VDD – VEE) ≤ OVP1)；(UVP2 ≤ (COM – VEE) ≤ OVP2)；TJ_Primary ≤ TSHUT_primary 且 TJ_secondary ≤ TSHUT_secondary 时，/PG 拉至低电平
ENA 4 I 启用引脚。强制 ENA 为低电平会禁用器件。上拉至高电平以启用正常的器件功能。建议最大值为 5.5V。
VIN 6、7 P 初级输入电压。将 2.2uF 陶瓷电容器从 VIN 连接到 GNDP。在 IC 引脚附近连接一个 0.1µF 高频旁路陶瓷电容器。
VEE 19、20、21、22、23、24、25、26、27、30、31、36 G

用于 VDD 和 COM 的次级侧参考连接。VEE 引脚用于高电流返回路径。
VDD 28、29 P 来自变压器的次级侧隔离式输出电压。在 VDD 和 VEE 之间连接一个 2.2µF 和一个并联的 0.1µF 陶瓷电容。0.1µF 陶瓷电容是高频旁路，必须靠近 IC 引脚。
RLIM 32 P 第二个次级侧隔离式输出电压电阻，用于限制从 VDD 到 COM 节点的拉电流和从 COM 到 VEE 的灌电流。在 RLIM 和 COM 之间连接一个电阻以调节 (COM – VEE) 电压。有关更多细节信息，请参见Topic Link Label8.1。
FBVEE 33 I 反馈 (COM – VEE) 输出电压检测引脚用于调整输出 (COM – VEE) 电压。在 COM 和 VEE 之间连接一个电阻分压器，使中点连接到 FBVEE，调节时的等效 FBVEE 电压为 2.5V。在低侧反馈电阻并联一个 330pF 陶瓷电容，用于高频去耦。用于高频旁路的 330pF 陶瓷电容器必须紧挨着顶层或底层（两层通过过孔连接）的 FBVEE 和 VEEA IC 引脚。
FBVDD 34 I 反馈 (VDD – VEE) 输出电压检测引脚用于调整输出 (VDD – VEE) 电压。在 VDD 和 VEE 之间连接一个电阻分压器，使中点连接到 FBVDD，调节时的等效 FBVDD 电压为 2.5V。在低侧反馈电阻并联一个 330pF 陶瓷电容，用于高频去耦。用于高频旁路的 330pF 陶瓷电容器必须紧挨着顶层或底层（两层通过过孔连接）的 FBVDD 和 VEEA IC 引脚。
VEEA 35 G 用于噪声敏感模拟反馈输入、FBVDD 和 FBVEE 的次级侧模拟检测参考连接。将低侧反馈电阻和高频去耦滤波电容连接到靠近 VEEA 引脚和各自的反馈引脚 FBVDD 或 FBVEE。连接到次级侧栅极驱动最低电压基准 VEE。使用单点连接并将高频去耦陶瓷电容器靠近 VEEA 引脚放置。请参阅Topic Link Label12。
(1) P = 电源，G = 接地，I = 输入，O = 输出