ZHCSYV7B July   2010  – September 2025 UCC28070-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  交错式
      2. 6.3.2  对 PWM 频率和最大占空比钳位进行编程
      3. 6.3.3  频率抖动（幅度与速率）
      4. 6.3.4  外部时钟同步
      5. 6.3.5  多相运行
      6. 6.3.6  VSENSE 和 VINAC 电阻器配置
      7. 6.3.7  VSENSE 和 VINAC 开路保护
      8. 6.3.8  电流合成器
      9. 6.3.9  可编程峰值电流限制
      10. 6.3.10 线性乘法器与量化电压前馈
      11. 6.3.11 增强型瞬态响应（VA 转换率改正）
      12. 6.3.12 偏置电压（VCC 和 VREF）
      13. 6.3.13 PFC 启用和禁用
      14. 6.3.14 自适应软启动
      15. 6.3.15 PFC 启动保持
      16. 6.3.16 输出过压保护 (OVP)
      17. 6.3.17 零功耗检测
      18. 6.3.18 热关断
      19. 6.3.19 电流环路补偿
      20. 6.3.20 电压环路补偿
    4. 6.4 器件功能模式
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
        1. 7.2.2.1 输出电流计算
        2. 7.2.2.2 桥式整流器
        3. 7.2.2.3 PFC 电感器（L1和 L2）
        4. 7.2.2.4 PFC MOSFET（M1和 M2）
        5. 7.2.2.5 PFC 二极管
        6. 7.2.2.6 PFC 输出电容器
        7. 7.2.2.7 电流环路反馈配置（电流变压器匝数比 NCT 和电流感应电阻器 RS 的大小)
        8. 7.2.2.8 电流传感偏移和 PWM 斜坡以提高防噪性能
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.3.10 线性乘法器与量化电压前馈

UCC28070-Q1 乘法器生成一个参考电流，该电流表征了交流输入电流的理想波形与比例幅值。该电流通过 RIMO 电阻转换为参考电压信号，其阻值经过缩放以匹配电流检测信号的低频平均电压。瞬时乘法器电流取决于经整流缩放的输入电压 VVINAC 和电压误差放大器输出 VVAO。VVINAC 向乘法器传递三类信息：

  • 输入电压的整体波形（通常为正弦波）。
  • 线路周期中任意点的瞬时输入电压幅值。
  • 输入电压的有效值（根据假定正弦波的峰值推算得出）。
VVAO 的最大值代表 PFC 预调节器的总输出功率。

UCC28070-Q1 乘法器架构的一项重大创新是内部量化 VRMS 前馈 (QVFF) 电路，该电路无需对 VINAC 信号进行外部滤波，并消除了其对线路瞬态变化的响应延迟问题。独特的电路算法通过七个阈值检测 VVINAC 峰值的跃迁，并生成一个等效的 VFF 电平，该电平居中分布于 8 个 QVFF 量程范围内。量程边界随 VIN 升高而扩展，以保持各电平间近似等百分比差值。这 8 个 QVFF 电平的分布覆盖了 85VRMS 至 265VRMS 的全球通用线路电压范围。

QVFF 架构的一大优势在于，其恒定 kVFF 因子可避免对乘法器输出产生失真贡献，而外部滤波的 VINAC 信号纹波则不可避免地包含二次谐波失真分量。此外，QVFF 算法能快速响应输入有效值电压的升高和降低变化，从而最大限度减少对 PFC 输出的扰动传输。电平阈值中设置的 5% 迟滞可避免 VVINAC 电压峰值在特定阈值附近或包含轻微振铃/失真时，在 QVFF 电平间发生振荡。

QVFF 架构要求输入电压基本为正弦波，并依赖检测过零点来在输入电压下降时调低 QVFF 电平。过零点通常定义为 VVINAC 降至 0.7V 以下并持续至少 50μs。为实现电平切换的迟滞功能，下降阈值电压设为上升阈值电压的 95%。

表 6-1 展示了不同 VVINAC 峰值电压与乘法器方程中对应 kVFF 项的关系。

表 6-1 VVINAC 峰值电压和 QVFF 电平
电平(1)VVINAC 峰值电压（上升峰值）VVINAC 峰值电压（下降峰值）kVFF (V2)VIN 峰值电压(2)
82.6V ≤ VVINAC(pk)2.47V < VVINAC(pk)3.857>345V
72.25V ≤ VVINAC(pk) < 2.6V2.138V < VVINAC(pk) ≤ 2.47V2.922300V 至 345V
61.95V ≤ VVINAC(pk) < 2.25V1.853V < VVINAC(pk) ≤ 2.138V2.199260V 至 300V
51.65V ≤ VVINAC(pk) < 1.95V1.568V < VVINAC(pk) ≤ 1.853V1.604220V 至 260V
41.4V ≤ VVINAC(pk) < 1.65V1.33V < VVINAC(pk) ≤ 1.568V1.156187V 至 220V
31.2V ≤ VVINAC(pk) < 1.4V1.14V < VVINAC(pk) ≤ 1.33V0.839160V 至 187V
21V ≤ VVINAC(pk) < 1.2V0.95V < VVINAC(pk) ≤ 1.14V0.600133V 至 160V
1VVINAC(pk) < 1VVVINAC(pk) ≤ 0.95V0.398<133V
(1) 控制器在启动时始终默认处于电平 8，因此若 VVINAC(pk) < 2.47V，需通过过零点检测才能切换到更低电平。当 VVINAC 降至 0.7V 以下并持续至少 50μs 时，每个交流半周期都会检测到过零点。
(2) 上述列出的 VIN 峰值电压边界值是基于 PFC 输出电压为 400V，并在 VINAC 和 VSENSE 端采用匹配电阻分压网络（kR = 3V / 400V = 0.0075，电流合成所需）计算得出的。当 VOUT 被设计为高于或低于 400V 时，kR = 3V/VOUT，且每个 QVFF 电平的 VIN 峰值电压边界值调整为 VVINAC (pk)/kR。

因此，任意线路和负载条件下的乘法器输出电流 IIMO 可通过使用 方程式 13 确定：

方程式 13. UCC28070-Q1

由于 kVFF 值代表电平中心缩放后的 (VRMS)2，因此当 VVINAC(pk) 低于或高于 QVFF 电压范围的中心时，VVAO 会略微向上或向下调整以补偿这种差异。当 VIN 在电平内波动或发生电平切换时，电压环路控制会自动完成此调整。

电压误差放大器 (VVAO) 的输出被钳制在 5V，这表示最大 PFC 输出功率。该值用于计算 IMO 引脚的最大参考电流，并设定允许的最大输入功率上限（进而限制最大输出功率）。

与连续 VFF 方案中最大输入功率在任何 VRMS 输入下均为固定值不同，离散的 QVFF 电平允许最大输入功率在有限范围内随输入 VRMS 在每个量程内的变化而波动。

最低最大功率限值出现在 VVINAC 电压为 0.76V 时，而最高最大功率限值出现在从电平 1 升至电平 2 的上升阈值处。考虑到下降阈值是上升阈值的 95%，该模式在每个电平转换阈值处重复出现。当 VVINAC < 0.76V 时，PIN 始终低于 PIN(max)，并随输入电压降低线性递减至零。

例如，若需按允许的最低最大功率进行设计，应先确定 PFC 预调节器所需的最大稳态（平均）输出功率，再增加一定百分比以应对线路跌落恢复期间的功率需求（即在满载功率运行时对 COUT 进行再充电），例如按 POUT(max) 的 10% 或 20% 追加。随后应用预期效率系数，计算允许的最低最大输入功率：

方程式 14. PIN(max)=1.1×POUT(max)/η

在 PIN(max) 设计阈值处，VVINAC = 0.76V，因此对于标称 400V 输出系统，QVFF = 0.398，输入 VAC = 73VRMS（已考虑 2V 桥式整流器压降）。

方程式 15. IIN(rms)=PIN(max)/73VRMS
方程式 16. IIN(pk)=1.414×IIN(rms)

该 IIN(pk) 值代表线路电压峰值时流经升压电感的合成平均电流。每个电感电流均由电流检测互感器 (CT) 进行检测与缩放。假设各交错相电流相等，每个电流检测输入引脚（CSA 和 CSB）的信号电压通过检测电阻产生，其阻值根据 ½ IIN(pk) × RS / NCT 选择（以生成约 3V 电压），其中 RS 为电流检测电阻，NCT 为 CT 匝数比。

随后按以下公式计算该最低最大功率点对应的 IIMO：

方程式 17. UCC28070-Q1

RIMO 的阻值需按以下条件选择：

方程式 18. IIMO(max)×RIMO=12×IIN(pk)NCT×RS

因此：

方程式 19. RIMO=12×IINpk×RSNCT/IIMO(max)

在电平 1 至电平 2 的上升阈值侧需注意：IMO 电流允许在低线路电压下承载更高输入电流：

方程式 20. UCC28070-Q1

但若功率级设计需要，该电流可轻松通过 UCC28070-Q1 的可编程峰值电流限制 (PKLMT) 功能进行约束。

可采用相同方法计算各 QVFF 电平转换阈值处的最低与最高输入功率限值。在较高线路电压下，传统上带电感纹波的平均电流低于 PKLMT 阈值，此时最大输入功率的完整变化范围得以体现，但输入电流本身低于功率级可接受的最大电流水平。

与上一代 PFC 控制器相比，UCC28070-Q1 的乘法器性能显著提升，在大部分输入范围内具有高线性度与精度。当 VVAO 接近 1V 时精度最差，因为 (VVAO – 1) 的减法误差增大，并开始更严重地扭曲 IMO 参考电流。