ZHCSYV7B July   2010  – September 2025 UCC28070-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  交错式
      2. 6.3.2  对 PWM 频率和最大占空比钳位进行编程
      3. 6.3.3  频率抖动（幅度与速率）
      4. 6.3.4  外部时钟同步
      5. 6.3.5  多相运行
      6. 6.3.6  VSENSE 和 VINAC 电阻器配置
      7. 6.3.7  VSENSE 和 VINAC 开路保护
      8. 6.3.8  电流合成器
      9. 6.3.9  可编程峰值电流限制
      10. 6.3.10 线性乘法器与量化电压前馈
      11. 6.3.11 增强型瞬态响应（VA 转换率改正）
      12. 6.3.12 偏置电压（VCC 和 VREF）
      13. 6.3.13 PFC 启用和禁用
      14. 6.3.14 自适应软启动
      15. 6.3.15 PFC 启动保持
      16. 6.3.16 输出过压保护 (OVP)
      17. 6.3.17 零功耗检测
      18. 6.3.18 热关断
      19. 6.3.19 电流环路补偿
      20. 6.3.20 电压环路补偿
    4. 6.4 器件功能模式
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
        1. 7.2.2.1 输出电流计算
        2. 7.2.2.2 桥式整流器
        3. 7.2.2.3 PFC 电感器（L1和 L2）
        4. 7.2.2.4 PFC MOSFET（M1和 M2）
        5. 7.2.2.5 PFC 二极管
        6. 7.2.2.6 PFC 输出电容器
        7. 7.2.2.7 电流环路反馈配置（电流变压器匝数比 NCT 和电流感应电阻器 RS 的大小)
        8. 7.2.2.8 电流传感偏移和 PWM 斜坡以提高防噪性能
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.3.13 PFC 启用和禁用

UCC28070-Q1 包含两个独立电路，专门用于根据 VSENSE 或 SS 引脚的偏置条件禁用 GDx 输出。

第一项是 PFC 使能功能，其监测 VVSENSE 并在输出预充电至标称设定点约 25% 之前暂停软启动及整体 PFC 功能。在 VVSENSE 达到 0.75V 之前，几乎所有内部电路均被禁用。当 VVSENSE 超过 0.75V 且 VVAO < 0.75V 后，振荡器、乘法器和电流合成器被启用，SS 电路开始缓升 SS 引脚电压。

第二项电路提供外部接口以模拟内部故障条件，可在不完全禁用电压环路和乘法器的情况下禁用 GDx 输出。通过外部将 SS 引脚拉至 0.6V 以下，可立即禁用 GDx 输出并保持低电平。若不存在其他故障条件，当外部 SS 引脚的下拉释放后，PWM 操作将恢复正常。外部下拉电阻的阻值必须足够小，以确保在 SS 电压降至禁用阈值以下时能压倒内部 1.5mA 自适应 SS 上拉电流。TI 建议使用 RDS(on) < 100Ω 的 MOSFET，以确保 SS 引脚被充分拉低至禁用阈值以下。