ZHCSWE2
May 2024
PCM1841-Q1
ADVANCE INFORMATION
1
1
特性
2
应用
3
说明
4
引脚配置和功能
5
规格
5.1
绝对最大额定值
5.2
ESD 等级
5.3
建议运行条件
5.4
热性能信息
5.5
电气特性
5.6
时序要求:TDM、I2S 或 LJ 接口
5.7
开关特性:TDM、I2S 或 LJ 接口
5.8
时序图
5.9
典型特性
6
详细说明
6.1
概述
6.2
功能方框图
6.3
特性说明
6.3.1
硬件控制
6.3.2
音频串行接口
6.3.2.1
时分多路复用 (TDM) 音频接口
6.3.2.2
IC 间音频 (I2S) 接口
6.3.2.3
左对齐 (LJ) 接口
6.3.3
锁相环 (PLL) 和时钟生成
6.3.4
输入通道配置
6.3.5
基准电压
6.3.6
麦克风偏置
6.3.7
信号链处理
6.3.7.1
数字高通滤波器
6.3.7.2
可配置数字抽取滤波器
6.3.7.2.1
线性相位滤波器
6.3.7.2.1.1
采样速率:8kHz 或 7.35kHz
6.3.7.2.1.2
采样速率:16kHz 或 14.7kHz
6.3.7.2.1.3
采样速率:24kHz 或 22.05kHz
6.3.7.2.1.4
采样速率:32kHz 或 29.4kHz
6.3.7.2.1.5
采样速率:48kHz 或 44.1kHz
6.3.7.2.1.6
采样速率:96kHz 或 88.2kHz
6.3.7.2.1.7
采样速率:192kHz 或 176.4kHz
6.3.7.2.2
低延迟滤波器
6.3.7.2.2.1
采样速率:16kHz 或 14.7kHz
6.3.7.2.2.2
采样速率:24kHz 或 22.05kHz
6.3.7.2.2.3
采样速率:32kHz 或 29.4kHz
6.3.7.2.2.4
采样速率:48kHz 或 44.1kHz
6.3.7.2.2.5
采样速率:96kHz 或 88.2kHz
6.3.8
动态范围增强器 (DRE)
6.4
器件功能模式
6.4.1
硬件关断
6.4.2
工作模式
7
应用和实施
7.1
应用信息
7.2
典型应用
7.2.1
设计要求
7.2.2
详细设计过程
7.2.3
应用曲线
7.3
电源相关建议
7.4
布局
7.4.1
布局指南
7.4.2
布局示例
8
器件和文档支持
8.1
接收文档更新通知
8.2
支持资源
8.3
商标
8.4
静电放电警告
8.5
术语表
9
修订历史记录
机械、封装和可订购信息
封装选项
机械数据 (封装 | 引脚)
RGE|24
MPQF124G
散热焊盘机械数据 (封装 | 引脚)
RGE|24
QFND808
订购信息
zhcswe2_oa
zhcswe2_pm
8.4
静电放电警告
静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序,可能会损坏集成电路。
ESD 的损坏小至导致微小的性能降级,大至整个器件故障。精密的集成电路可能更容易受到损坏,这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。