ZHCSWE2 May 2024 PCM1841-Q1
ADVANCE INFORMATION
6.3.2.3 左对齐 (LJ) 接口
标准 LJ 协议仅针对两个通道进行定义：左通道和右通道。在 LJ 模式下，左侧时隙 0 的 MSB 在 FSYNC 上升 沿之后的同一 BCLK 周期内传输。后续的每个数据位都在 BCLK 的下降沿传输。右侧时隙 0 的 MSB 在 FSYNC 下降 沿后的同一 BCLK 周期内传输。后续的每个数据位都在 BCLK 的下降沿传输。在控制器模式下，FSYNC 在 BCLK 的上升沿传输。图 6-7 和 图 6-8 说明了在目标和控制器运行模式下 LJ 运行的协议时序。
图 6-7 目标模式下的 LJ 模式协议时序
图 6-8 控制器模式下的 LJ 模式协议时序为了使音频总线在 LJ 模式下正常运行，每帧的位时钟数必须大于或等于活动输出通道的数量（包括左右时隙）乘以输出通道数据的 32 位字长。器件 FSYNC 高电平脉冲必须至少是字长（32 位）乘以活动左侧通道的数量、BCLK 周期宽。同样，FSYNC 低电平脉冲必须至少是字长（32 位）乘以活动右侧通道的数量、BCLK 周期宽。器件在 SDOUT 上为额外的未使用位时钟周期发送零数据值。