ZHCSY91 May   2025 LMK5C23208A

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序图
    7. 6.7 典型特性
  8. 7 参数测量信息
    1. 7.1 差分电压测量术语
    2. 7.2 输出时钟测试配置
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
      1. 8.2.1 PLL 架构概述
      2. 8.2.2 DPLL
        1. 8.2.2.1 独立 DPLL 运行模式
        2. 8.2.2.2 级联 DPLL 运行模式
        3. 8.2.2.3 APLL 与 DPLL 级联
      3. 8.2.3 仅 APLL 模式
    3. 8.3 特性说明
      1. 8.3.1  振荡器输入 (XO)
      2. 8.3.2  基准输入
      3. 8.3.3  时钟输入连接和端接
      4. 8.3.4  基准输入多路复用器选择
        1. 8.3.4.1 自动输入选择
        2. 8.3.4.2 手动输入选择
      5. 8.3.5  无中断切换
        1. 8.3.5.1 涉及相位抵消的无中断切换
        2. 8.3.5.2 涉及相位转换控制的无中断切换
        3. 8.3.5.3 涉及 1PPS 输入的无中断切换
      6. 8.3.6  基准输入上的间隙时钟支持
      7. 8.3.7  输入时钟和 PLL 监控、状态和中断
        1. 8.3.7.1 XO 输入监控
        2. 8.3.7.2 基准输入监控
          1. 8.3.7.2.1 基准验证计时器
          2. 8.3.7.2.2 频率监控
          3. 8.3.7.2.3 漏脉冲监控器（后期检测）
          4. 8.3.7.2.4 矮脉冲监控器（早期检测）
          5. 8.3.7.2.5 1PPS 输入的相位有效监控器
        3. 8.3.7.3 PLL 锁定检测器
        4. 8.3.7.4 调优字历史记录
        5. 8.3.7.5 状态输出
        6. 8.3.7.6 中断
      8. 8.3.8  PLL 关系
        1. 8.3.8.1  PLL 频率关系
          1. 8.3.8.1.1 APLL 相位频率检测器 (PFD) 和电荷泵
          2. 8.3.8.1.2 APLL VCO 频率
          3. 8.3.8.1.3 DPLL TDC 频率
          4. 8.3.8.1.4 DPLL VCO 频率
          5. 8.3.8.1.5 时钟输出频率
        2. 8.3.8.2  模拟 PLL（APLL1、APLL2）
        3. 8.3.8.3  APLL 参考路径
          1. 8.3.8.3.1 APLL XO 倍频器
          2. 8.3.8.3.2 APLL XO 基准 (R) 分频器
        4. 8.3.8.4  APLL 反馈分频器路径
          1. 8.3.8.4.1 具有 Σ-Δ 调制器 (SDM) 的 APLL N 分频器
        5. 8.3.8.5  APLL 环路滤波器（LF1、LF2）
        6. 8.3.8.6  APLL 压控振荡器（VCO1、VCO2）
          1. 8.3.8.6.1 VCO 校准
        7. 8.3.8.7  APLL VCO 时钟分配路径
        8. 8.3.8.8  DPLL 基准 (R) 分频器路径
        9. 8.3.8.9  DPLL 时间数字转换器 (TDC)
        10. 8.3.8.10 DPLL 环路滤波器 (DLF)
        11. 8.3.8.11 DPLL 反馈 (FB) 分频器路径
      9. 8.3.9  输出时钟分配
      10. 8.3.10 输出源多路复用器
      11. 8.3.11 输出通道多路复用器
      12. 8.3.12 输出分频器 (OD)
      13. 8.3.13 SYSREF/1PPS 输出
      14. 8.3.14 输出延迟
      15. 8.3.15 时钟输出驱动器
        1. 8.3.15.1 差分输出
        2. 8.3.15.2 LVCMOS 输出
      16. 8.3.16 时钟输出连接和端接
      17. 8.3.17 无毛刺输出时钟启动
      18. 8.3.18 LOL 期间输出自动静音
      19. 8.3.19 输出同步 (SYNC)
      20. 8.3.20 零延迟模式 (ZDM)
      21. 8.3.21 DPLL 可编程相位延迟
      22. 8.3.22 历时计数器 (TEC)
        1. 8.3.22.1 配置 TEC 功能
        2. 8.3.22.2 SPI 作为触发源
        3. 8.3.22.3 GPIO 引脚作为 TEC 触发源
          1. 8.3.22.3.1 示例：使用 TEC 和 GPIO1 作为触发器进行历时测量
        4. 8.3.22.4 TEC 时序
        5. 8.3.22.5 其他 TEC 行为
    4. 8.4 器件功能模式
      1. 8.4.1 DPLL 运行状态
        1. 8.4.1.1 自由运行
        2. 8.4.1.2 锁定获取
        3. 8.4.1.3 DPLL 被锁定
        4. 8.4.1.4 保持
      2. 8.4.2 数控振荡器 (DCO) 频率和相位调整
        1. 8.4.2.1 DPLL DCO 控制
        2. 8.4.2.2 DPLL DCO 相对调整频率步长
        3. 8.4.2.3 APLL DCO 频率步长
      3. 8.4.3 APLL 频率控制
      4. 8.4.4 器件启动
        1. 8.4.4.1 器件上电复位 (POR)
        2. 8.4.4.2 PLL 启动序列
        3. 8.4.4.3 寄存器配置的启动选项
        4. 8.4.4.4 GPIO1 和 SCS_ADD 功能
        5. 8.4.4.5 ROM 页选择
        6. 8.4.4.6 ROM 详细说明
        7. 8.4.4.7 EEPROM 覆盖层
    5. 8.5 编程
      1. 8.5.1 存储器概述
      2. 8.5.2 接口和控制
        1. 8.5.2.1 通过 TICS Pro 进行编程
        2. 8.5.2.2 SPI 串行接口
        3. 8.5.2.3 I2C 串行接口
      3. 8.5.3 通用寄存器编程序列
      4. 8.5.4 EEPROM 编程步骤
        1. 8.5.4.1 SRAM 编程方法概述
        2. 8.5.4.2 使用寄存器提交方法进行 EEPROM 编程
        3. 8.5.4.3 使用直接写入方法或混合方法进行 EEPROM 编程
        4. 8.5.4.4 I2C 地址和 EEPROM 修订版本号的五个 MSB
  10. 9 应用和实施
    1. 9.1 应用信息
      1. 9.1.1 器件启动序列
      2. 9.1.2 断电 (PD#) 引脚
      3. 9.1.3 通过自举引脚进行启动
      4. 9.1.4 引脚状态
      5. 9.1.5 ROM 和 EEPROM
      6. 9.1.6 电源轨时序、电源斜升速率和混合电源域
        1. 9.1.6.1 上电复位 (POR) 电路
        2. 9.1.6.2 从单电源轨上电
        3. 9.1.6.3 从双电源轨上电
        4. 9.1.6.4 非单调或缓慢上电电源斜坡
      7. 9.1.7 XO 启动缓慢或延迟
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
      3. 9.2.3 应用曲线
    3. 9.3 最佳设计实践
    4. 9.4 电源相关建议
      1. 9.4.1 电源旁路
    5. 9.5 布局
      1. 9.5.1 布局指南
      2. 9.5.2 布局示例
      3. 9.5.3 热可靠性
  11. 10器件和文档支持
    1. 10.1 器件支持
      1. 10.1.1 开发支持
        1. 10.1.1.1 时钟树架构编程软件
        2. 10.1.1.2 德州仪器 (TI) 时钟和合成器 (TICS) Pro 软件
        3. 10.1.1.3 PLLatinum™ 仿真工具
    2. 10.2 文档支持
      1. 10.2.1 相关文档
    3. 10.3 接收文档更新通知
    4. 10.4 支持资源
    5. 10.5 商标
    6. 10.6 静电放电警告
    7. 10.7 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 机械数据
    2.     封装信息
    3. 12.2 卷带包装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5 引脚配置和功能

图 5-1 LMK5C23208A RGC 封装 64 引脚 VQFN 顶视图
表 5-1 LMK5C23208A 引脚功能
引脚 类型(1) 说明
名称 编号
POWER
VDDO_0_1 1 P OUT0 和 OUT1 的电源。连接到电源；不保持悬空或连接到 GND。
VDD_APLL1_XO 8 P XO 和 APLL1 的电源。连接到电源；不保持悬空或连接到 GND。
VDDO_3 11 P OUT3 的电源。连接到电源；不保持悬空或连接到 GND。
VDD_APLL2 23 P APLL2 的电源
VDDO_5_6 28 P OUT5 和 OUT6 的电源
VDD_IN0 33 P IN0 DPLL 基准的电源
VDD_IN1 37 P IN1 DPLL 基准的电源
VDD_DIG 41 P 数字的电源。连接到电源；不保持悬空或连接到 GND。
VDDO_15 44 P OUT15 的电源
VDD_APLL3 47 P APLL3 的电源 (BAW APLL)。连接到电源；不保持悬空或连接到 GND。
VDDO_9_11 55 P OUT9 至 OUT11 的电源
DAP 不适用 G 接地
核心块(2)
LF1 6 A APLL1 的外部环路滤波电容器。建议电容值为 100nF。更多详细信息，请参阅APLL 环路滤波器（LF1、LF2）。
CAP_APLL1 7 A APLL1 VCO 的 LDO 旁路电容器。建议电容值为 10µF。
LF2 19 A APLL2 的外部环路滤波器电容。建议电容值为 100nF。更多详细信息，请参阅APLL 环路滤波器（LF1、LF2）。
CAP3_APLL2 20 A APLL2 VCO 的内部偏置旁路电容器。建议电容值为 10µF。
CAP2_APLL2 21 A APLL2 VCO 的内部偏置旁路电容器。建议电容值为 10µF。
CAP1_APLL2 22 A APLL2 VCO 的 LDO 旁路电容器。建议电容值为 10µF。
CAP_DIG 40 A 数字内核逻辑的 LDO 旁路电容器。建议电容值为 10μF。
CAP_APLL3 48 A BAW APLL 的内部偏置旁路电容器。建议电容值为 10µF。
LF3 49 A BAW APLL 的外部环路滤波器电容。建议电容值为 470nF。更多详细信息，请参阅APLL 环路滤波器（LF1、LF2）。
输入块
XO 9 I XO/TCXO/OCXO 输入引脚，请参阅振荡器输入 (XO) 以配置内部 XO 输入终端。
IN0_P 34 I DPLLx 的主参考输入或缓冲至 OUT0 或 OUT1 的主参考输入。请参阅基准输入 以配置内部基准输入终端。
IN0_N 35 I
IN1_N 38 I DPLLx 的次参考输入或缓冲至 OUT0 或 OUT1 的次级参考输入。请参阅基准输入 以配置内部基准输入终端。
IN1_P 39 I
输出块
OUT0_P 2 O 时钟输出 0。来自 DPLL 参考输入、XO、BAW APLL、APLL2 或 APLL1。支持 SYSREF/1PPS 输出。可编程格式：AC-LVPECL、LVDS、HSDS、HCSL、1.8V LVCMOS 或 2.65V LVCMOS。有关配置和端接输出的详细信息，请参阅时钟输出。
OUT0_N 3 O
OUT1_N 4 O 时钟输出 1。来自 DPLL 参考输入、XO、BAW APLL、APLL2 或 APLL1。支持 SYSREF/1PPS 输出。可编程格式：AC-LVPECL、LVDS、HSDS、HCSL、1.8V LVCMOS 或 2.65V LVCMOS。有关配置和端接输出的详细信息，请参阅时钟输出。
OUT1_P 5 O
OUT3_N 14 O 时钟输出 3。来自 BAW APLL 和 APLL2。可编程格式：AC-LVPECL、LVDS、HSDS 或 HCSL。有关配置和端接输出的详细信息，请参阅时钟输出。
OUT3_P 15 O
OUT5_P 24 O 时钟输出 5。来自 BAW APLL 或 APLL2。支持 SYSREF/1PPS 输出。可编程格式：AC-LVPECL、LVDS、HSDS 或 HCSL。有关配置和端接输出的详细信息，请参阅时钟输出。
OUT5_N 25 O
OUT6_P 29 O 时钟输出 6。来自 BAW APLL 或 APLL2。支持 SYSREF/1PPS 输出。可编程格式：AC-LVPECL、LVDS、HSDS 或 HCSL。有关配置和端接输出的详细信息，请参阅时钟输出。
OUT6_N 30 O
OUT15_N 45 O 时钟输出 15。来自 BAW APLL、APLL2 或 APLL1。可编程格式：AC-LVPECL、HSDS、LVDS、HCSL。如需有关配置和端接输出的详细信息，请参阅时钟输出 (OUTx_P/N)。
OUT15_P 46 O
OUT9_N 53 O 时钟输出 9。来自 BAW APLL 或 APLL2。支持 SYSREF/1PPS 输出。可编程格式：AC-LVPECL、LVDS、HSDS 或 HCSL。有关配置和端接输出的详细信息，请参阅时钟输出。
OUT9_P 54 O
OUT11_N 58 O 时钟输出 11。来自 BAW APLL 或 APLL2。支持 SYSREF/1PPS 输出。可编程格式：AC-LVPECL、LVDS、HSDS 或 HCSL。有关配置和端接输出的详细信息，请参阅时钟输出。
OUT11_P 59 O
逻辑控制/状态
GPIO2(3) 10 I/O、S POR：请参阅ROM 详细说明
正常运行：GPIO 输入或输出
SDIO(4) 16 I/O SPI 输入或 I2C 数据 (SDA)
SCK(4) 17 I SPI 或 I2C 时钟 (SCL)
SCS_ADD(3) 18 I，S POR：I2C 地址选择（请参阅GPIO1 和 SCS_ADD 功能 和I2C 串行接口）
正常运行：SPI 芯片选择（2 态）
PD# 36 I 器件断电（低电平有效），内部 200kΩ 上拉电阻连接至 VCC
GPIO0(3) 50 I/O、S POR：请参阅ROM 详细说明
正常运行：GPIO 输入或输出
GPIO1(3) 64 I/O、S POR：请参阅GPIO1 和 SCS_ADD 功能
正常运行：GPIO 输入或输出
NC 12 - 无连接。保持悬空，不连接到 GND。
NC 13 -
NC 26 -
NC 27 -
NC 31 -
NC 32 -
NC 51 -
NC 52 -
NC 56 -
NC 57 -
NC 60 -
NC 61 -
NC 62 -
NC 63 -
NC 42 - 无连接。保持悬空或连接到 GND。
NC 43 -
(1) P = 电源，G = 接地，I = 输入、O = 输出，I/O = 输入或输出，A = 模拟，S = 配置。
(2) 不要对内核引脚应用外部激励。这些对性能有严格要求的引脚并非设计用于满足正常闩锁测试合规性水平。为了获得出色滤波性能，电容器应靠近 IC 放置。
(3) 在源斜坡期间启用 3 电平模式时或当 PD 号为低电平时：555kΩ 内部分压器连接至 VCC，且 201kΩ 连接至 GND。当启用 2 电平输入模式时：内部 408kΩ 下拉电阻连接至 GND。
(4) 670kΩ 上拉电阻连接至内部 2.6V LDO。