ZHCSSS9C March   2023  – January 2025 AM62A1-Q1 , AM62A3 , AM62A3-Q1 , AM62A7 , AM62A7-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
    1. 4.1 相关产品
  6. 5 端子配置和功能
    1. 5.1 引脚图
    2. 5.2 引脚属性
      1.      11
      2.      12
    3. 5.3 信号说明
      1.      14
      2. 5.3.1  CPSW3G
        1. 5.3.1.1 MAIN 域
          1.        17
          2.        18
          3.        19
          4.        20
      3. 5.3.2  CPTS
        1. 5.3.2.1 MAIN 域
          1.        23
      4. 5.3.3  CSI-2
        1. 5.3.3.1 MAIN 域
          1.        26
      5. 5.3.4  DDRSS
        1. 5.3.4.1 MAIN 域
          1.        29
      6. 5.3.5  DSS
        1. 5.3.5.1 MAIN 域
          1.        32
      7. 5.3.6  ECAP
        1. 5.3.6.1 MAIN 域
          1.        35
          2.        36
          3.        37
      8. 5.3.7  仿真和调试
        1. 5.3.7.1 MAIN 域
          1.        40
        2. 5.3.7.2 MCU 域
          1.        42
      9. 5.3.8  EPWM
        1. 5.3.8.1 MAIN 域
          1.        45
          2.        46
          3.        47
          4.        48
      10. 5.3.9  EQEP
        1. 5.3.9.1 MAIN 域
          1.        51
          2.        52
          3.        53
      11. 5.3.10 GPIO
        1. 5.3.10.1 MAIN 域
          1.        56
          2.        57
        2. 5.3.10.2 MCU 域
          1.        59
      12. 5.3.11 GPMC
        1. 5.3.11.1 MAIN 域
          1.        62
      13. 5.3.12 I2C
        1. 5.3.12.1 MAIN 域
          1.        65
          2.        66
          3.        67
          4.        68
        2. 5.3.12.2 MCU 域
          1.        70
        3. 5.3.12.3 WKUP 域
          1.        72
      14. 5.3.13 MCAN
        1. 5.3.13.1 MAIN 域
          1.        75
        2. 5.3.13.2 MCU 域
          1.        77
          2.        78
      15. 5.3.14 MCASP
        1. 5.3.14.1 MAIN 域
          1.        81
          2.        82
          3.        83
      16. 5.3.15 MCSPI
        1. 5.3.15.1 MAIN 域
          1.        86
          2.        87
          3.        88
        2. 5.3.15.2 MCU 域
          1.        90
          2.        91
      17. 5.3.16 MDIO
        1. 5.3.16.1 MAIN 域
          1.        94
      18. 5.3.17 MMC
        1. 5.3.17.1 MAIN 域
          1.        97
          2.        98
          3.        99
      19. 5.3.18 OSPI
        1. 5.3.18.1 MAIN 域
          1.        102
      20. 5.3.19 电源
        1.       104
      21. 5.3.20 保留
        1.       106
      22. 5.3.21 系统和其他
        1. 5.3.21.1 启动模式配置
          1. 5.3.21.1.1 MAIN 域
            1.         110
        2. 5.3.21.2 时钟
          1. 5.3.21.2.1 MCU 域
            1.         113
          2. 5.3.21.2.2 WKUP 域
            1.         115
        3. 5.3.21.3 系统
          1. 5.3.21.3.1 MAIN 域
            1.         118
          2. 5.3.21.3.2 MCU 域
            1.         120
          3. 5.3.21.3.3 WKUP 域
            1.         122
        4. 5.3.21.4 VMON
          1.        124
      23. 5.3.22 计时器
        1. 5.3.22.1 MAIN 域
          1.        127
        2. 5.3.22.2 MCU 域
          1.        129
        3. 5.3.22.3 WKUP 域
          1.        131
      24. 5.3.23 UART
        1. 5.3.23.1 MAIN 域
          1.        134
          2.        135
          3.        136
          4.        137
          5.        138
          6.        139
          7.        140
        2. 5.3.23.2 MCU 域
          1.        142
        3. 5.3.23.3 WKUP 域
          1.        144
      25. 5.3.24 USB
        1. 5.3.24.1 MAIN 域
          1.        147
          2.        148
    4. 5.4 引脚连接要求
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  未通过 AEC - Q100 认证的器件的 ESD 等级
    3. 6.3  符合 AEC - Q100 标准的器件的 ESD 等级
    4. 6.4  上电小时数 (POH)
    5. 6.5  建议运行条件
    6. 6.6  运行性能点
    7. 6.7  功耗摘要
    8. 6.8  电气特性
      1. 6.8.1 I2C 开漏和失效防护 (I2C OD FS) 电气特性
      2. 6.8.2 失效防护复位（FS 复位）电气特性
      3. 6.8.3 高频振荡器 (HFOSC) 电气特性
      4. 6.8.4 低频振荡器 (LFXOSC) 电气特性
      5. 6.8.5 SDIO 电气特性
      6. 6.8.6 LVCMOS 电气特性
      7. 6.8.7 CSI-2 (D-PHY) 电气特性
      8. 6.8.8 USB2PHY 电气特性
      9. 6.8.9 DDR 电气特性
    9. 6.9  一次性可编程 (OTP) 电子保险丝的 VPP 规格
      1. 6.9.1 OTP 电子保险丝编程的建议运行条件
      2. 6.9.2 硬件要求
      3. 6.9.3 编程序列
      4. 6.9.4 对硬件保修的影响
    10. 6.10 热阻特性
      1. 6.10.1 AMB 和 ANF 封装的热阻特性
    11. 6.11 温度传感器特性
    12. 6.12 时序和开关特性
      1. 6.12.1 时序参数和信息
      2. 6.12.2 电源要求
        1. 6.12.2.1 电源压摆率要求
        2. 6.12.2.2 电源时序
          1. 6.12.2.2.1 上电时序
          2. 6.12.2.2.2 下电时序
          3. 6.12.2.2.3 部分 IO 电源时序
      3. 6.12.3 系统时序
        1. 6.12.3.1 复位时序
        2. 6.12.3.2 错误信号时序
        3. 6.12.3.3 时钟时序
      4. 6.12.4 时钟规格
        1. 6.12.4.1 输入时钟/振荡器
          1. 6.12.4.1.1 MCU_OSC0 内部振荡器时钟源
            1. 6.12.4.1.1.1 负载电容
            2. 6.12.4.1.1.2 并联电容
          2. 6.12.4.1.2 MCU_OSC0 LVCMOS 数字时钟源
          3. 6.12.4.1.3 WKUP_LFOSC0 内部振荡器时钟源
          4. 6.12.4.1.4 WKUP_LFOSC0 LVCMOS 数字时钟源
          5. 6.12.4.1.5 未使用 WKUP_LFOSC0
        2. 6.12.4.2 输出时钟
        3. 6.12.4.3 PLL
        4. 6.12.4.4 时钟和控制信号转换的建议系统预防措施
      5. 6.12.5 外设
        1. 6.12.5.1  CPSW3G
          1. 6.12.5.1.1 CPSW3G MDIO 时序
          2. 6.12.5.1.2 CPSW3G RMII 时序
          3. 6.12.5.1.3 CPSW3G RGMII 时序
        2. 6.12.5.2  CPTS
        3. 6.12.5.3  CSI-2
        4. 6.12.5.4  DDRSS
        5. 6.12.5.5  DSS
        6. 6.12.5.6  ECAP
        7. 6.12.5.7  仿真和调试
          1. 6.12.5.7.1 迹线
          2. 6.12.5.7.2 JTAG
        8. 6.12.5.8  EPWM
        9. 6.12.5.9  EQEP
        10. 6.12.5.10 GPIO
        11. 6.12.5.11 GPMC
          1. 6.12.5.11.1 GPMC 和 NOR 闪存 - 同步模式
          2. 6.12.5.11.2 GPMC 和 NOR 闪存 - 异步模式
          3. 6.12.5.11.3 GPMC 和 NAND 闪存 - 异步模式
        12. 6.12.5.12 I2C
        13. 6.12.5.13 MCAN
        14. 6.12.5.14 MCASP
        15. 6.12.5.15 MCSPI
          1. 6.12.5.15.1 MCSPI - 控制器模式
          2. 6.12.5.15.2 MCSPI - 外设模式
        16. 6.12.5.16 MMCSD
          1. 6.12.5.16.1 MMC0 - eMMC/SD/SDIO 接口
            1. 6.12.5.16.1.1  旧 SDR 模式
            2. 6.12.5.16.1.2  高速 SDR 模式
            3. 6.12.5.16.1.3  高速 DDR 模式
            4. 6.12.5.16.1.4  HS200 模式
            5. 6.12.5.16.1.5  默认速度模式
            6. 6.12.5.16.1.6  高速模式
            7. 6.12.5.16.1.7  UHS–I SDR12 模式
            8. 6.12.5.16.1.8  UHS–I SDR25 模式
            9. 6.12.5.16.1.9  UHS–I SDR50 模式
            10. 6.12.5.16.1.10 UHS-I DDR50 模式
            11. 6.12.5.16.1.11 UHS–I SDR104 模式
          2. 6.12.5.16.2 MMC1/MMC2 - SD/SDIO 接口
            1. 6.12.5.16.2.1 默认速度模式
            2. 6.12.5.16.2.2 高速模式
            3. 6.12.5.16.2.3 UHS–I SDR12 模式
            4. 6.12.5.16.2.4 UHS–I SDR25 模式
            5. 6.12.5.16.2.5 UHS–I SDR50 模式
            6. 6.12.5.16.2.6 UHS-I DDR50 模式
            7. 6.12.5.16.2.7 UHS–I SDR104 模式
        17. 6.12.5.17 OSPI
          1. 6.12.5.17.1 OSPI0 PHY 模式
            1. 6.12.5.17.1.1 具有 PHY 数据训练的 OSPI0
            2. 6.12.5.17.1.2 无数据训练的 OSPI0
              1. 6.12.5.17.1.2.1 OSPI0 PHY SDR 时序
              2. 6.12.5.17.1.2.2 OSPI0 PHY DDR 时序
          2. 6.12.5.17.2 OSPI0 Tap 模式
            1. 6.12.5.17.2.1 OSPI0 Tap SDR 时序
            2. 6.12.5.17.2.2 OSPI0 Tap DDR 时序
        18. 6.12.5.18 计时器
        19. 6.12.5.19 UART
        20. 6.12.5.20 USB
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 处理器子系统
      1. 7.2.1 Arm Cortex-A53 子系统
      2. 7.2.2 器件/电源管理器
      3. 7.2.3 MCU Arm Cortex-R5F 子系统
    3. 7.3 加速器和协处理器
      1. 7.3.1 C7xV-256 深度学习加速器
      2. 7.3.2 视觉预处理加速器
      3. 7.3.3 JPEG 编码器
      4. 7.3.4 视频加速器
    4. 7.4 其他子系统
      1. 7.4.1 双时钟比较器 (DCC)
      2. 7.4.2 数据移动子系统 (DMSS)
      3. 7.4.3 存储器循环冗余校验 (MCRC)
      4. 7.4.4 外设 DMA 控制器 (PDMA)
      5. 7.4.5 实时时钟 (RTC)
    5. 7.5 外设
      1. 7.5.1  千兆位以太网交换机 (CPSW3G)
      2. 7.5.2  摄像头串行接口接收器 (CSI_RX_IF)
      3. 7.5.3  显示子系统 (DSS)
      4. 7.5.4  增强型捕获 (ECAP)
      5. 7.5.5  错误定位模块 (ELM)
      6. 7.5.6  增强型脉宽调制 (EPWM)
      7. 7.5.7  错误信令模块 (ESM)
      8. 7.5.8  增强型正交编码器脉冲 (EQEP)
      9. 7.5.9  通用接口 (GPIO)
      10. 7.5.10 通用存储器控制器 (GPMC)
      11. 7.5.11 全局时基计数器 (GTC)
      12. 7.5.12 内部集成电路 (I2C)
      13. 7.5.13 模块化控制器局域网 (MCAN)
      14. 7.5.14 多通道音频串行端口 (MCASP)
      15. 7.5.15 多通道串行外设接口 (MCSPI)
      16. 7.5.16 多媒体卡安全数字 (MMCSD)
      17. 7.5.17 八进制串行外设接口 (OSPI)
      18. 7.5.18 计时器
      19. 7.5.19 通用异步收发器 (UART)
      20. 7.5.20 通用串行总线子系统 (USBSS)
  9. 8 应用、实施和布局
    1. 8.1 器件连接和布局基本准则
      1. 8.1.1 电源
        1. 8.1.1.1 电源设计
        2. 8.1.1.2 配电网络实施指南
      2. 8.1.2 外部振荡器
      3. 8.1.3 JTAG、仿真和跟踪
      4. 8.1.4 未使用的引脚
    2. 8.2 外设和接口的相关设计信息
      1. 8.2.1 DDR 电路板设计和布局布线指南
      2. 8.2.2 OSPI/QSPI/SPI 电路板设计和布局指南
        1. 8.2.2.1 无环回、内部 PHY 环回和内部焊盘环回
        2. 8.2.2.2 外部电路板环回
        3. 8.2.2.3 DQS（仅适用于八路 SPI 器件）
      3. 8.2.3 USB VBUS 设计指南
      4. 8.2.4 系统电源监测设计指南
      5. 8.2.5 高速差分信号布线指南
      6. 8.2.6 散热解决方案指导
    3. 8.3 时钟布线指南
      1. 8.3.1 振荡器路由
  10. 9 器件和文档支持
    1. 9.1 器件命名规则
      1. 9.1.1 标准封装编号法
      2. 9.1.2 器件命名约定
    2. 9.2 工具与软件
    3. 9.3 文档支持
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 封装信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • ANF|484
  • AMB|484
散热焊盘机械数据 (封装 | 引脚)
订购信息
表 5-25 GPMC0 信号说明
信号名称 [1]引脚类型 [2]说明 [3]AMB 引脚 [4]ANF 引脚 [4]
GPMC0_ADVn_ALEOGPMC 地址有效（低电平有效）或地址锁存使能L18L18
GPMC0_CLKOGPMC 时钟N22N22
GPMC0_DIROGPMC 数据总线信号方向控制K18K18
GPMC0_FCLK_MUXOGPMC 功能时钟输出N22N22
GPMC0_OEn_REnOGPMC 输出使能（低电平有效）或读取使能（低电平有效）L17L17
GPMC0_WEnOGPMC 写入使能（低电平有效）K19K19
GPMC0_WPnOGPMC 闪存写保护（低电平有效）K17K17
GPMC0_A0OZGPMC 地址 0 输出。仅用于有效寻址 8 位数据非多路复用存储器U22U22
GPMC0_A1OZA/D 非多路复用模式下为 GPMC 地址 1 输出，A/D 多路复用模式下为地址 17U21U21
GPMC0_A2OZA/D 非多路复用模式下为 GPMC 地址 2 输出，A/D 多路复用模式下为地址 18U20U20
GPMC0_A3OZA/D 非多路复用模式下为 GPMC 地址 3 输出，A/D 多路复用模式下为地址 19U19U19
GPMC0_A4OZA/D 非多路复用模式下为 GPMC 地址 4 输出，A/D 多路复用模式下为地址 20T19T19
GPMC0_A5OZA/D 非多路复用模式下为 GPMC 地址 5 输出，A/D 多路复用模式下为地址 21U18U18
GPMC0_A6OZA/D 非多路复用模式下为 GPMC 地址 6 输出，A/D 多路复用模式下为地址 22V22V22
GPMC0_A7OZA/D 非多路复用模式下为 GPMC 地址 7 输出，A/D 多路复用模式下为地址 23V21V21
GPMC0_A8OZA/D 非多路复用模式下为 GPMC 地址 8 输出，A/D 多路复用模式下为地址 24V19V19
GPMC0_A9OZA/D 非多路复用模式下为 GPMC 地址 9 输出，A/D 多路复用模式下为地址 25V18V18
GPMC0_A10OZA/D 非多路复用模式下为 GPMC 地址 10 输出，A/D 多路复用模式下为地址 26W22W22
GPMC0_A11OZA/D 非多路复用模式下为 GPMC 地址 11 输出，A/D 多路复用模式下未使用W21W21
GPMC0_A12OZA/D 非多路复用模式下为 GPMC 地址 12 输出，A/D 多路复用模式下未使用W20W20
GPMC0_A13OZA/D 非多路复用模式下为 GPMC 地址 13 输出，A/D 多路复用模式下未使用W19W19
GPMC0_A14OZA/D 非多路复用模式下为 GPMC 地址 14 输出，A/D 多路复用模式下未使用Y21Y21
GPMC0_A15OZA/D 非多路复用模式下为 GPMC 地址 15 输出，A/D 多路复用模式下未使用Y22Y22
GPMC0_A16OZA/D 非多路复用模式下为 GPMC 地址 16 输出，A/D 多路复用模式下未使用T18T18
GPMC0_A17OZA/D 非多路复用模式下为 GPMC 地址 17 输出，A/D 多路复用模式下未使用U17U17
GPMC0_A18OZA/D 非多路复用模式下为 GPMC 地址 18 输出，A/D 多路复用模式下未使用V17V17
GPMC0_A19OZA/D 非多路复用模式下为 GPMC 地址 19 输出，A/D 多路复用模式下未使用AA22AA22
GPMC0_A20OZA/D 非多路复用模式下为 GPMC 地址 20 输出，A/D 多路复用模式下未使用M20M20
GPMC0_A21OZA/D 非多路复用模式下为 GPMC 地址 21 输出，A/D 多路复用模式下未使用R17R17
GPMC0_A22OZA/D 非多路复用模式下为 GPMC 地址 22 输出，A/D 多路复用模式下未使用K17K17
GPMC0_AD0IOA/D 非多路复用模式下为 GPMC 数据 0 输入/输出，A/D 多路复用模式下为附加的地址 1 输出N21N21
GPMC0_AD1IOA/D 非多路复用模式下为 GPMC 数据 1 输入/输出，A/D 多路复用模式下为附加的地址 2 输出N20N20
GPMC0_AD2IOA/D 非多路复用模式下为 GPMC 数据 2 输入/输出，A/D 多路复用模式下为附加的地址 3 输出N19N19
GPMC0_AD3IOA/D 非多路复用模式下为 GPMC 数据 3 输入/输出，A/D 多路复用模式下为附加的地址 3 输出N18N18
GPMC0_AD4IOA/D 非多路复用模式下为 GPMC 数据 4 输入/输出，A/D 多路复用模式下为附加的地址 3 输出N17N17
GPMC0_AD5IOA/D 非多路复用模式下为 GPMC 数据 5 输入/输出，A/D 多路复用模式下为附加的地址 3 输出P18P18
GPMC0_AD6IOA/D 非多路复用模式下为 GPMC 数据 6 输入/输出，A/D 多路复用模式下为附加的地址 3 输出P19P19
GPMC0_AD7IOA/D 非多路复用模式下为 GPMC 数据 7 输入/输出，A/D 多路复用模式下为附加的地址 3 输出P21P21
GPMC0_AD8IOA/D 非多路复用模式下为 GPMC 数据 8 输入/输出，A/D 多路复用模式下为附加的地址 3 输出P22P22
GPMC0_AD9IOA/D 非多路复用模式下为 GPMC 数据 9 输入/输出，A/D 多路复用模式下为附加的地址 3 输出R19R19
GPMC0_AD10IOA/D 非多路复用模式下为 GPMC 数据 10 输入/输出，A/D 多路复用模式下为附加的地址 11 输出R20R20
GPMC0_AD11IOA/D 非多路复用模式下为 GPMC 数据 11 输入/输出，A/D 多路复用模式下为附加的地址 12 输出R22R22
GPMC0_AD12IOA/D 非多路复用模式下为 GPMC 数据 12 输入/输出，A/D 多路复用模式下为附加的地址 13 输出T22T22
GPMC0_AD13IOA/D 非多路复用模式下为 GPMC 数据 13 输入/输出，A/D 多路复用模式下为附加的地址 14 输出R21R21
GPMC0_AD14IOA/D 非多路复用模式下为 GPMC 数据 14 输入/输出，A/D 多路复用模式下为附加的地址 15 输出T20T20
GPMC0_AD15IOA/D 非多路复用模式下为 GPMC 数据 15 输入/输出，A/D 多路复用模式下为附加的地址 16 输出T21T21
GPMC0_BE0n_CLEOGPMC 低位字节使能（低电平有效）或命令锁存使能L19L19
GPMC0_BE1nOGPMC 高位字节使能（低电平有效）M18M18
GPMC0_CSn0OGPMC 片选 0（低电平有效）M19M19
GPMC0_CSn1OGPMC 片选 1（低电平有效）M21M21
GPMC0_CSn2OGPMC 片选 2（低电平有效）M22M22
GPMC0_CSn3OGPMC 片选 3（低电平有效）M20M20
GPMC0_WAIT0IGPMC 外部等待指示R18R18
GPMC0_WAIT1IGPMC 外部等待指示R17R17