ZHCU877B May   2021  – October 2023

 

  1.   1
  2.   摘要
  3.   商标
  4. 1关键特性
  5. 2EVM 版本和组件型号
  6. 3重要使用说明
  7. 4系统说明
    1. 4.1 关键特性
    2. 4.2 功能方框图
    3. 4.3 加电/断电过程
      1. 4.3.1 加电过程
      2. 4.3.2 断电过程
    4. 4.4 外设和主要元件描述
      1. 4.4.1  计时
        1. 4.4.1.1 以太网 PHY 时钟
        2. 4.4.1.2 AM64x SoC 时钟
      2. 4.4.2  复位
      3. 4.4.3  电源
        1. 4.4.3.1 电源输入
        2. 4.4.3.2 用于电源输入的 USB Type-C 接口
        3. 4.4.3.3 电源故障指示
        4. 4.4.3.4 电源
        5. 4.4.3.5 电源时序
        6. 4.4.3.6 电源
      4. 4.4.4  配置
        1. 4.4.4.1 引导模式
      5. 4.4.5  JTAG
      6. 4.4.6  测试自动化
      7. 4.4.7  UART 接口
      8. 4.4.8  存储器接口
        1. 4.4.8.1 LPDDR4 接口
        2. 4.4.8.2 MMC 接口
          1. 4.4.8.2.1 Micro SD 接口
          2. 4.4.8.2.2 WiLink 接口
          3. 4.4.8.2.3 OSPI 接口
          4. 4.4.8.2.4 板 ID EEPROM 接口
      9. 4.4.9  以太网接口
        1. 4.4.9.1 DP83867 PHY 默认配置
        2. 4.4.9.2 DP83867 – 电源、时钟、复位、中断和 LED
        3. 4.4.9.3 工业应用 LED
      10. 4.4.10 USB 3.0 接口
      11. 4.4.11 PRU 连接器
      12. 4.4.12 用户扩展连接器
      13. 4.4.13 MCU 连接器
      14. 4.4.14 中断
      15. 4.4.15 I2C 接口
      16. 4.4.16 IO 扩展器 (GPIO)
  8. 5已知问题
    1. 5.1 问题 1:LP8733x LDO0 和 LDO1 超出最大输出电容规范
    2. 5.2 问题 2:LP8733x 输出电压为 0.9V,超出 AM64x VDDR_CORE 最大电压规格 0.895V
    3. 5.3 问题 3 - MMC0 上的 SDIO 器件需要注意布线长度,以满足接口时序要求
    4. 5.4 问题 4 - 在压力条件下的 LPDDR4 数据速率限制
    5. 5.5 问题 5 - 垃圾字符
    6. 5.6 问题 6 - 测试断电信号悬空
    7. 5.7 问题 7 - uSD 引导无法正常工作
  9. 6法规遵从性
  10. 7修订历史记录

DP83867 – 电源、时钟、复位、中断和 LED

PHY 器件包括集成式 MDI 终端电阻器。因此未提供外部终端。

电源:来自 PRG0 和 PRG1 域的 RGMII 信号处于 3.3V IO 电平。千兆位 PHY 器件 DP83867 需要 3.3V 的 I/O 功率,以及 2.5V 和 1.0V 的模拟电源

时钟:通过时钟缓冲器 LMK1C1103(独立输出)向 PHY 提供 25 MHz LVCMOS 时钟。

复位:PHY 的复位是通过一个电路将 IO 扩展器的 PORz_OUT 和 GPIO,以及来自 SoC 的 RESETSTATz(可选)进行与操作。默认情况下,RESETSTATz 不用于复位 PHY。IO 扩展器可通过 AM64x SOC 的 I2C1 端口进行控制。为 GPIO 提供了一个上拉电阻器和一个下拉电阻器的占用空间,可设置默认值。每个以太网 PHY 分别包含由 GPIO 驱动的复位信号。可通过对 RESET_N 引脚施加持续时间至少为 1 微秒的低脉冲来实现硬件复位。

中断:将来自 PRG1 域的两个 CPSW RGMII PHY 的中断连接在一起,并连接到 AM64x SOC 的 EXTINTN 引脚。

四个可配置的 LED 引脚和以太网 PHY 的两个 GPIO 用于指示链路状态。LED 可多路复用若干功能,用于不同的工作模式。可使用 DP83867 器件上的 LEDCR1 寄存器地址 0x0018 选择 LED 工作模式。默认配置如下所示。

LED0:默认情况下,此引脚表示链接已建立。其他功能可通过 DP83867 器件中的 LEDCR1 [3:0] 寄存器位配置。LDE0 在 CPSW PHY (DP83867) 中未使用,这也是一个 strap 配置引脚,用于设置镜像启用。这些功能并不需要,因此未提供针对 LED0 的 strap 配置。

LED_1:默认情况下,此引脚表示 1000BASE-T 链接已建立。可使用 strap 配置电阻器将此设置改为自动协商 10/100Mbps。其他功能可通过 DP83867 器件中的 LEDCR1 [7:4] 寄存器位配置。LED_1 也是 strap 配置引脚,具有内部下拉电阻,用于在 DP83867 器件中设置 RGMII TX 时钟偏差。由于此引脚在两个器件上均设为有效,如果直接驱动 LED,会导致 LED 照明变暗。因此使用 MOSFET 来驱动 LED。

LED_2:默认情况下,此引脚表示接收或发送活动。其他功能可通过 DP83867 器件中的 LEDCR1 [11:18] 寄存器位配置。LED_2 也是 strap 配置引脚,具有内部下拉电阻器,用于在 DP83867 器件中设置 RGMII TX 时钟偏差。默认条件是自动协商,链路速率为 10/100/1000Mbps,可以使用提供的 strap 配置电阻器改变这种条件。如果直接驱动 LED,用于 strap 设置的上拉电阻器会导致 LED 照明暗淡。因此使用 MOSFET 来驱动 LED。

GPIO0:在 DP83867 PHY 中,可通过 GPIO 多路复用器控制寄存器 1 (GPIO_MUX_CTRL1) 将 GPIO 配置为发挥 LED3 的功能,并可通过对 LEDCR1 寄存器进行编程来设置 LED 配置,而且该引脚用于指示作为 100Mbps 连接运行。使用 MOSFET 来驱动 LED,如下图所示。

GPIO1:在 DP83867 PHY 中,可通过 GPIO 多路复用器控制寄存器 1 (GPIO_MUX_CTRL1) 将 GPIO 配置为发挥 LED3 的功能,LED 配置可通过编程 LEDCR1 寄存器进行设置。这也是一个 strap 配置引脚,用于设置快速链路丢失 (FDP),当前为禁用状态。

以太网 RJ45 连接器中的 LED 指示:通过外部 MOSFET 实现 LED 控制。

RJ45 连接器 LED 指示 - CPSW (DP83867):LED1 连接到 RJ45 LED(绿色),指示 1000 MHz 链接;LED2 连接到 RJ45 LED(黄色),指示发送/接收活动。通过外部 MOSFET 实现 LED 控制。

GUID-20230501-SS0I-XM9P-M0LK-M44KDZ76HKGW-low.png 图 4-21 以太网接口
注:

红色框中的电阻器是 DNI 元件