ZHCU877B May   2021  – October 2023

 

  1.   1
  2.   摘要
  3.   商标
  4. 1关键特性
  5. 2EVM 版本和组件型号
  6. 3重要使用说明
  7. 4系统说明
    1. 4.1 关键特性
    2. 4.2 功能方框图
    3. 4.3 加电/断电过程
      1. 4.3.1 加电过程
      2. 4.3.2 断电过程
    4. 4.4 外设和主要元件描述
      1. 4.4.1  计时
        1. 4.4.1.1 以太网 PHY 时钟
        2. 4.4.1.2 AM64x SoC 时钟
      2. 4.4.2  复位
      3. 4.4.3  电源
        1. 4.4.3.1 电源输入
        2. 4.4.3.2 用于电源输入的 USB Type-C 接口
        3. 4.4.3.3 电源故障指示
        4. 4.4.3.4 电源
        5. 4.4.3.5 电源时序
        6. 4.4.3.6 电源
      4. 4.4.4  配置
        1. 4.4.4.1 引导模式
      5. 4.4.5  JTAG
      6. 4.4.6  测试自动化
      7. 4.4.7  UART 接口
      8. 4.4.8  存储器接口
        1. 4.4.8.1 LPDDR4 接口
        2. 4.4.8.2 MMC 接口
          1. 4.4.8.2.1 Micro SD 接口
          2. 4.4.8.2.2 WiLink 接口
          3. 4.4.8.2.3 OSPI 接口
          4. 4.4.8.2.4 板 ID EEPROM 接口
      9. 4.4.9  以太网接口
        1. 4.4.9.1 DP83867 PHY 默认配置
        2. 4.4.9.2 DP83867 – 电源、时钟、复位、中断和 LED
        3. 4.4.9.3 工业应用 LED
      10. 4.4.10 USB 3.0 接口
      11. 4.4.11 PRU 连接器
      12. 4.4.12 用户扩展连接器
      13. 4.4.13 MCU 连接器
      14. 4.4.14 中断
      15. 4.4.15 I2C 接口
      16. 4.4.16 IO 扩展器 (GPIO)
  8. 5已知问题
    1. 5.1 问题 1：LP8733x LDO0 和 LDO1 超出最大输出电容规范
    2. 5.2 问题 2：LP8733x 输出电压为 0.9V，超出 AM64x VDDR_CORE 最大电压规格 0.895V
    3. 5.3 问题 3 - MMC0 上的 SDIO 器件需要注意布线长度，以满足接口时序要求
    4. 5.4 问题 4 - 在压力条件下的 LPDDR4 数据速率限制
    5. 5.5 问题 5 - 垃圾字符
    6. 5.6 问题 6 - 测试断电信号悬空
    7. 5.7 问题 7 - uSD 引导无法正常工作
  9. 6法规遵从性
  10. 7修订历史记录

4.4.8.1 LPDDR4 接口

SK EVM 具有 2GB、16 位宽 LPDDR4 存储器，运行数据速率为每引脚 4226Mbps。使用 Micron 的 MT53E1G16D1FW-046 WT: A。LPDDR 存储器采用板载安装形式（单芯片），需要 1.1V，降低了功率需求。LPDDR4 器件需要 1.1V 的 I/O 功率和内核 2 功率，以及 1.8V 的 DRAM 激活电源（内核 1）。

LPDDR4 复位是由 SOC 控制的低电平有效信号，将该信号上拉可设置默认有效状态，也提供了下拉空间。一个 240Ω 电阻从 ZQ 引脚连接到 LPDDR4 器件的 1.1V 电源，SoC DDR0_CAL 引脚接地。

为 DQ、DQS 和 DM_n 信号提供了 ODT（片上终端）。该器件能够提供三种不同的 ODT 模式：标称、动态和 Park，终端值为：RTT (Park)、RTT (NOM) 和 RTT (WR)。图 4-14 展示了 LPDDR4 和 AM64x 之间的 DDR 接口。

GUID-20230501-SS0I-SNTD-3Z60-H69QNJKP1CMZ-low.png图 4-14 LPDDR4 接口