ZHCU926A January   2022  – January 2022 DRA829V , TDA4VM , TPS6594-Q1

 

  1.   商标
  2. 1引言
  3. 2器件版本
  4. 3处理器连接
    1. 3.1 电源映射
    2. 3.2 控制映射
  5. 4支持功能安全系统
    1. 4.1 达到 ASIL-B 系统要求
    2. 4.2 达到 ASIL-D 系统要求
  6. 5静态 NVM 设置
    1. 5.1  基于应用程序的配置设置
    2. 5.2  器件标识设置
    3. 5.3  BUCK 设置
    4. 5.4  LDO 设置
    5. 5.5  VCCA 设置
    6. 5.6  GPIO 设置
    7. 5.7  有限状态机 (FSM) 设置
    8. 5.8  中断设置
    9. 5.9  POWERGOOD 设置
    10. 5.10 其他设置
    11. 5.11 接口设置
    12. 5.12 多器件设置
    13. 5.13 看门狗设置
  7. 6可预配置的有限状态机 (PFSM) 设置
    1. 6.1 配置的状态
    2. 6.2 PFSM 触发条件
    3. 6.3 电源序列
      1. 6.3.1 TO_SAFE_SEVERE 和 TO_SAFE
      2. 6.3.2 TO_SAFE_ORDERLY 和 TO_STANDBY
      3. 6.3.3 ACTIVE_TO_WARM
      4. 6.3.4 ESM_SOC_ERROR
      5. 6.3.5 PWR_SOC_ERROR
      6. 6.3.6 MCU_TO_WARM
      7. 6.3.7 TO_MCU
      8. 6.3.8 TO_ACTIVE
      9. 6.3.9 TO_RETENTION
  8. 7应用示例
    1. 7.1 在不同状态之间切换:运行、仅 MCU 和保持
      1. 7.1.1 运行
      2. 7.1.2 仅 MCU
      3. 7.1.3 保持
    2. 7.2 进入和退出待机状态
    3. 7.3 进入和退出 LP_STANDBY
    4. 7.4 运行时定制
  9. 8参考文献
  10. 9修订历史记录

TO_RETENTION

由 NSLEEPx 位或引脚定义的 C 和 D 触发条件会触发 TO_RETENTION 序列。此序列禁用所有不向固定轨供电的电源轨和 GPIO,如图 3-1 所示。可以使用在寄存器 FSM_I2C_TRIGGERS 中找到的 I2C_7 位来修改此序列。在触发保持状态之前,需通过这两个 PMIC 中的 I2C 对这些位进行置位。如果两个 PMIC 中的 I2C_7 位都设置为高电平,则这两个 PMIC 都会进入 DDR 保持状态,如图 6-13 所示。LDO1 (VDD1) 不会被禁用,而 TPS6591111 (EN_VDDR) 的 GPIO3 也不会发生改变。如果将 I2C_7 设置为低电平,则与 DDR 关联的这些元件不会保持运行状态,如图 6-12 所示。

注: 在触发保持状态之前,需通过两个 PMIC 中的 I2C 对 I2C_7 位进行置位或清零。I2C_7 触发条件不能自行清除,必须在运行期间进行维护。

除了 I2C_7 外,处理器还必须在 TPS65941111 器件的 GPIO4 上配置 H_DDR_RET_1V1 信号。Topic Link Label3.2包含此信号,但该信号不属于电源序列。

以下 PMIC PFSM 指令会在电源序列开始时自动执行,从而配置 PMIC:

// TPS65941213
// Set LPM_EN, Clear NRSTOUT_SOC and NRSTOUT
REG_WRITE_MASK_IMM ADDR=0x81 DATA=0x04 MASK=0xF8
// Set SPMI_LP_EN and FORCE_EN_DRV_LOW
REG_WRITE_MASK_IMM ADDR=0x82 DATA=0x18 MASK=0xE7
//TPS65941111
// Set SPMI_LP_EN
REG_WRITE_MASK_IMM ADDR=0x82 DATA=0x10 MASK=0xEF

图 6-12 两个 PMIC 中 I2C_7 为低电平时的 TO_RETENTION
图 6-13 两个 PMIC 中 I2C_7 为高电平时的 TO_RETENTION

在序列结束时,这两个 PMIC 均会设置 LPM_EN 并清除 CLKMON_EN 和 AMUXOUT_EN。TPS65941213 器件还会根据寄存器 (PFSM_DELAY_REG_2) 的内容额外延迟 16ms,以确保 TPS65941213 序列最后完成。