ZHCSH72K September   2011  – October 2025 LMK00301

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 典型特性
  8. 7 参数测量信息
    1. 7.1 差分电压测量术语
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 VCC 和 VCCO 电源
    4. 8.4 器件功能模式
      1. 8.4.1 时钟输入
      2. 8.4.2 时钟输出
        1. 8.4.2.1 基准输出
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
        1. 9.2.1.1 驱动时钟输入
        2. 9.2.1.2 晶体接口
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 终止和使用时钟驱动器
          1. 9.2.2.1.1 直流耦合差分操作的端接
          2. 9.2.2.1.2 交流耦合差分操作的端接
          3. 9.2.2.1.3 单端操作的端接
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
      1. 9.3.1 电源时序
      2. 9.3.2 电流消耗和功率耗散计算
        1. 9.3.2.1 功率耗散示例 1：独立 VCC 和 VCCO 电源且含未使用输出
        2. 9.3.2.2 功率耗散示例 2：最坏情况下的功耗
      3. 9.3.3 电源旁路
        1. 9.3.3.1 电源纹波抑制
      4. 9.3.4 热管理
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

9.2.2.1 终止和使用时钟驱动器

在端接时钟驱动器时，请牢记以下有关实现出色相位噪声和抖动性能的指导原则：

  • 为了实现良好的阻抗匹配以防止反射，必须遵循传输线路理论。
  • 时钟驱动器必须具有适当的负载。
    • LVDS 输出为电流驱动型，需依赖闭合电流环路才能工作。
    • HCSL 驱动器是开关电流输出，需要通过 50Ω 端接电阻器接地的直流路径。
    • LVPECL 输出为开射极型，需接地的直流路径才能工作。
  • 为了确保接收器正常工作，必须向接收器发送偏置到指定直流偏置电平（共模电压）的信号。一些接收器具有自偏置输入，可自动偏置到适当的电压电平；在这种情况下，信号通常必须是交流耦合的。

只要遵循上述指导原则，就可以使用 LVDS 或 LVPECL 驱动器驱动非 LVPECL 或非 LVDS 接收器。需查阅受驱动的接收器或输入的数据表，以确定最佳的端接和耦合方法，并验证接收器是否偏置在最佳直流电压（共模电压）下。