ZHCSH72K September   2011  – October 2025 LMK00301

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 典型特性
  8. 7 参数测量信息
    1. 7.1 差分电压测量术语
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 VCC 和 VCCO 电源
    4. 8.4 器件功能模式
      1. 8.4.1 时钟输入
      2. 8.4.2 时钟输出
        1. 8.4.2.1 基准输出
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
        1. 9.2.1.1 驱动时钟输入
        2. 9.2.1.2 晶体接口
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 终止和使用时钟驱动器
          1. 9.2.2.1.1 直流耦合差分操作的端接
          2. 9.2.2.1.2 交流耦合差分操作的端接
          3. 9.2.2.1.3 单端操作的端接
      3. 9.2.3 应用曲线
    3. 9.3 电源相关建议
      1. 9.3.1 电源时序
      2. 9.3.2 电流消耗和功率耗散计算
        1. 9.3.2.1 功率耗散示例 1：独立 VCC 和 VCCO 电源且含未使用输出
        2. 9.3.2.2 功率耗散示例 2：最坏情况下的功耗
      3. 9.3.3 电源旁路
        1. 9.3.3.1 电源纹波抑制
      4. 9.3.4 热管理
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

8.4.1 时钟输入

输入时钟可从 CLKin0/CLKin0*、CLKin1/CLKin1* 或 OSCin 中选择。时钟输入选择通过 CLKin_SEL[1:0] 输入控制，如表 8-1 所示。有关时钟输入要求，请参阅驱动时钟输入。选择 CLKin0 或 CLKin1 后，晶体电路断电。选择 OSCin 后，晶体振荡器电路启动，并且时钟将分配给所有输出。有关更多信息，请参阅晶体接口。或者，OSCin 可以由单端时钟（最高 250MHz）而不是晶体驱动。

表 8-1 输入选择
CLKin_SEL1CLKin_SEL0所选输入
00CLKin0, CLKin0*
01CLKin1, CLKin1*
1XOSCin

表 8-2 显示选择 CLKin0/CLKin0* 或 CLKin1/CLKin1* 时输出逻辑状态与输入状态间的关系。选择 OSCin 时，输出状态是 OSCin 输入状态的反相复制。

表 8-2 CLKin 输入与输出状态间的关系
所选 CLKin
的状态		已使能输出
的状态
CLKinX 和 CLKinX*
输入悬空		逻辑低电平
CLKinX 和 CLKinX*
输入短接		逻辑低电平
CLKin 逻辑低电平逻辑低电平
CLKin 逻辑高电平逻辑高电平