ZHCAES2B
October 2024 – September 2025
AM62P
,
AM62P-Q1
1
摘要
商标
1
引言
1.1
用户指南使用指南
1.1.1
定制电路板原理图设计指南 — 用户指南中使用的参考文献
1.1.2
特定处理器系列用户指南
1.1.3
原理图设计指南
1.1.4
原理图审阅检查清单
1.1.4.1
与所有原理图设计指南和原理图审查章节一起使用的通用检查清单
1.1.4.1.1
定制电路板原理图设计实现检查清单小节说明
1.1.5
原理图自我审查期间用户指南使用的常见问题解答参考
1.2
AM62Px [AMH] 处理器系列处理器列表
1.3
原理图设计指南和原理图审查检查清单更新
2
相关配套资料
2.1
定制电路板原理图设计期间常用参考配套资料的链接
2.2
定制电路板设计硬件设计注意事项用户指南
3
处理器特定信息
3.1
选择处理器 OPN(可订购器件型号)
3.2
处理器特定数据表用例和用户指南编辑所引用的版本
3.3
外设实例命名约定 — 数据表和 TRM
3.4
处理器外设和 IO 连接未使用的情况
3.5
AM62Px 处理器系列的订购和质量信息
3.6
选择所需处理器 GPN(通用器件型号)和 OPN(订购器件型号)的检查清单
4
处理器电源架构
4.1
生成处理器特定和外设(所连接器件)电源导轨
4.1.1
AM62P 和 AM62P-Q1 处理器系列电源架构
4.1.1.1
基于电源管理 IC (PMIC) 电源架构
4.1.1.1.1
TPS65224x 基于 PMIC 的电源架构检查清单
4.1.1.1.2
其他参考内容
4.1.1.2
基于分立式电源器件(直流/直流、LDO)的电源架构
4.1.1.2.1
分立式直流/直流
4.1.1.2.2
分立式 LDO
4.1.1.2.3
基于分立式电源器件(直流/直流、LDO)的电源架构检查清单
4.2
处理器电源导轨电源控制、时序和电源过载保护
4.2.1
负载开关(处理器电源导轨电源开关)
4.2.1.1
负载开关(处理器电源导轨电源开关)检查清单
4.2.2
电子保险丝 IC(电源开关和保护)
5
一般建议
5.1
处理器性能评估模块(SK - 入门套件)
5.1.1
评估模块(入门套件)检查清单
5.2
处理器特定 SK 与数据表
5.2.1
有关元件选择的注意事项
5.2.1.1
串联电阻
5.2.1.2
并联拉电阻
5.2.1.3
驱动强度配置
5.2.1.4
处理器特定数据表建议
5.2.1.5
处理器 IO 保护 — 配置外部 ESD 保护器件
5.2.1.6
外设时钟输出串联电阻器
5.2.1.7
外设时钟输出下拉电阻器
5.2.1.8
元件选型检查清单
5.2.2
有关 SK 设计(原理图、电路板)和重复使用的额外信息
5.2.2.1
更新了 SK 原理图(添加了设计、审核和 CAD 注解)
5.2.2.1.1
AM62P 和 AM62P-Q1 处理器系列
5.2.2.2
SK 设计文件重复用于定制电路板设计
5.2.2.2.1
SK 设计文件重复用于定制电路板设计 — 检查清单
5.2.3
SK 原理图页面排序(基于功能、重复使用)和 SK 电路板布局
5.3
处理器特定 SDK
5.4
开始定制电路板设计之前的一般设计建议(需了解)
5.4.1
处理器文档
5.4.2
处理器引脚属性(引脚排列)验证
5.4.3
器件比较、IOSET 和电压冲突
5.4.4
RSVD 预留引脚(信号)
5.4.5
PADCONFIG 寄存器注意事项
5.4.6
针对失效防护操作的处理器 IO(信号)隔离
5.4.7
引脚连接要求和处理器特定 SK 的参考
5.4.8
定制电路板高速接口设计指南
5.4.9
针对 LVCMOS (GPIO) 输出源电流或灌电流的建议
5.4.10
将慢速斜升信号(输入)或电容器负载(输出)连接到处理器 IO
5.4.11
定制电路板设计期间与处理器和处理器外设设计相关的疑问
5.4.12
开始定制电路板设计之前的一般设计建议(需了解)检查清单
5.4.13
连接器件建议
6
针对电源、时钟、复位、引导和调试的处理器特定建议
6.1
通用(处理器启动)连接
6.1.1
电源
6.1.1.1
内核和外设电源
6.1.1.1.1
电源斜升(压摆率)要求和动态电压调节
6.1.1.1.2
其他信息
6.1.1.1.3
处理器内核和外设内核电源检查清单
6.1.1.1.4
外设模拟电源检查清单
6.1.1.2
IO 组的 IO 电源
6.1.1.2.1
其他信息
6.1.1.2.2
IO 组的 IO 电源检查清单
6.1.1.3
VPP 电源(电子保险丝 ROM 编程)
6.1.1.3.1
VPP 电源检查清单
6.1.1.4
部分 IO(低功耗)模式配置的电源连接
6.1.1.4.1
部分 IO 模式功能
6.1.1.4.2
使用时的部分 IO 低功耗模式
6.1.1.4.3
不使用时的部分 IO 低功耗模式
6.1.1.4.4
电源时序的处理器特定数据表参考
6.1.1.4.5
部分 IO(低功耗)模式检查清单
6.1.1.5
其他信息
6.1.2
电源轨的电容器
6.1.2.1
AM62P 和 AM62P-Q1 处理器系列
6.1.2.2
其他信息
6.1.2.3
电源轨电容器检查清单
6.1.3
处理器时钟(输入/输出)
6.1.3.1
时钟输入
6.1.3.1.1
MCU_OSC0(高频率)时钟(内部振荡器)或 LVCMOS 数字时钟(外部振荡器)
6.1.3.1.2
WKUP_LFOSC0(低频率)时钟(内部振荡器)或 LVCMOS 数字时钟(外部振荡器)
6.1.3.1.3
EXT_REFCLK1(MAIN 域的外部时钟输入)
6.1.3.1.4
时钟输入检查清单 - MCU_OSC0
6.1.3.1.5
时钟输入检查清单 - WKUP_LFOSC0
6.1.3.2
时钟输出
6.1.3.2.1
时钟输出检查清单
6.1.4
处理器复位
6.1.4.1
外部复位输入
6.1.4.2
复位状态输出
6.1.4.3
其他信息
6.1.4.4
处理器复位输入检查清单
6.1.4.5
处理器复位状态输出检查清单
6.1.5
引导模式的配置(针对处理器)
6.1.5.1
处理器引导模式输入隔离缓冲器用例和优化
6.1.5.2
启动模式配置
6.1.5.2.1
USB 引导模式注意事项
6.1.5.3
引导模式实现方法
6.1.5.4
其他信息
6.1.5.5
引导模式的配置(针对处理器)检查清单
6.2
使用 JTAG 和 EMU 进行定制电路板调试
6.2.1
使用时的 JTAG 接口和 EMU 信号
6.2.2
不使用时的 JTAG 接口和 EMU 信号
6.2.3
其他信息
6.2.4
使用 JTAG 和 EMU 的定制电路板调试检查清单
7
处理器外设的电源、接口和连接
7.1
支持的处理器内核和 MCU 内核
7.2
IO 组的 IO 电源的电源连接
7.2.1
AM62P、AM62P-Q1 IO 电源
7.2.2
IO 组的 IO 电源的电源连接检查清单
7.3
存储器接口(DDRSS (DDR4/LPDDR4)、MMCSD (eMMC/SD 卡/SDIO)、OSPI/QSPI 和 GPMC)
7.3.1
DDR 子系统 (DDRSS)
7.3.1.1
DDR4 SDRAM(双倍数据速率 4 同步动态随机存取存储器)
7.3.1.1.1
AM62P 和 AM62P-Q1 处理器系列
7.3.1.2
LPDDR4 SDRAM(低功耗双倍数据速率 4 同步动态随机存取存储器)
7.3.1.2.1
AM62P 和 AM62P-Q1 处理器系列
7.3.1.2.1.1
存储器接口配置
7.3.1.2.1.2
布线拓扑和内存终端连接
7.3.1.2.1.3
用于 DDRSS 控制和校准的电阻器
7.3.1.2.1.4
电源轨的电容器
7.3.1.2.1.5
数据位或字节交换
7.3.1.2.1.6
LPDDR4 实现检查清单
7.3.2
多媒体卡/安全数字 (MMCSD)
7.3.2.1
MMC0 - eMMC(嵌入式多媒体卡)接口
7.3.2.1.1
AM62P 和 AM62P-Q1 处理器系列
7.3.2.1.1.1
使用 MMC0 接口
7.3.2.1.1.1.1
IO 电源
7.3.2.1.1.1.2
eMMC 接口信号连接
7.3.2.1.1.1.3
eMMC(连接器件)复位
7.3.2.1.1.1.4
电源轨的电容器
7.3.2.1.1.2
不使用 MMC0 接口
7.3.2.1.1.3
MMC0 (eMMC) 检查清单
7.3.2.1.2
有关 eMMC PHY 的额外信息
7.3.2.1.3
MMC0 – SD(安全数字)卡接口
7.3.2.2
MMC1/MMC2 – SD(安全数字)卡接口
7.3.2.2.1
IO 电源
7.3.2.2.2
信号连接
7.3.2.2.2.1
用于 SD 卡接口的 MMC1 信号(建议)
7.3.2.2.2.2
用于 SD 卡接口的 MMC2 信号
7.3.2.2.2.3
其他信息
7.3.2.2.3
SD 卡电源开关 EN 复位逻辑
7.3.2.2.4
SD 卡接口信号的外部 ESD 保护
7.3.2.2.5
IO 组电源轨的 IO 电源电容器
7.3.2.2.6
SD 卡接口 (MMC1) 检查清单
7.3.2.3
MMC1/MMC2 SDIO(嵌入式)接口
7.3.2.3.1
IO 电源
7.3.2.3.2
信号连接
7.3.2.3.3
SDIO(建议MMC2,嵌入式)接口检查清单
7.3.2.4
其他信息
7.3.3
八路串行外设接口 (OSPI) 或四路串行外设接口 (QSPI)
7.3.3.1
IO 电源
7.3.3.2
信号连接
7.3.3.3
OSPI/QSPI 器件复位
7.3.3.4
环回时钟
7.3.3.5
多个(连接)器件的接口
7.3.3.6
电源轨的电容器
7.3.3.7
OSPI0 或 QSPI0 外设接口实现检查清单
7.3.4
通用存储器控制器 (GPMC)
7.3.4.1
IO 电源
7.3.4.2
GPMC 接口
7.3.4.3
信号连接
7.3.4.3.1
GPMC NAND
7.3.4.4
存储器(连接的器件)复位
7.3.4.5
电源轨的电容器
7.3.4.6
GPMC 接口检查清单
7.4
外部通信接口(以太网 (CPSW3G0)、USB2.0、UART 和 MCAN)
7.4.1
以太网 (MAC) 接口
7.4.1.1
通用平台 3 端口千兆位以太网交换机 (CPSW3G0)
7.4.1.1.1
IO 电源
7.4.1.1.2
MAC(数据、控制和时钟)接口信号连接
7.4.1.1.3
EPHy 复位
7.4.1.1.4
以太网 PHY(和 MAC)运行和媒体独立接口 (MII) 时钟
7.4.1.1.4.1
晶体用作处理器和 EPHy 的时钟源
7.4.1.1.4.2
用作时钟源的外部振荡器
7.4.1.1.4.3
处理器时钟输出 (CLKOUT0)
7.4.1.1.5
以太网 PHY 引脚配置 (strap)
7.4.1.1.6
外部中断 (EXTINTn)
7.4.1.1.6.1
外部中断 (EXTINTn) 检查清单
7.4.1.1.7
MAC(介质访问控制器)到 MAC 接口
7.4.1.1.8
MDIO(管理数据输入/输出)接口
7.4.1.1.9
包括磁性元件在内的以太网 MDI(介质相关接口)
7.4.1.1.10
电源轨的电容器
7.4.1.1.11
以太网接口检查清单
7.4.2
通用串行总线 (USB2.0)
7.4.2.1
使用时 USBn (n = 0-1) 接口
7.4.2.1.1
配置为主机的 USB 接口
7.4.2.1.2
配置为器件的 USB 接口
7.4.2.1.3
USB 接口配置为双角色器件
7.4.2.1.4
USB Type-C
7.4.2.2
USBn (n = 0-1) 接口未使用时的处理方式
7.4.2.3
其他信息
7.4.2.4
USB 接口检查清单
7.4.3
通用异步收发器 (UART)
7.4.3.1
不使用时的 UART 接口
7.4.3.2
通用异步接收器/发送器 (UART) 检查清单
7.4.4
完整支持 CAN-FD 的模块化控制器局域网 (MCAN)
7.4.4.1
模块化控制器局域网检查清单
7.5
板载同步通信接口(MCSPI、MCASP 和 I2C)
7.5.1
多通道串行外设接口 (MCSPI) 和音频外设 — 多通道音频串行端口 (MCASP)
7.5.1.1
MCSPI 和 MCASP 接口信号的连接
7.5.1.2
MCSPI 接口检查清单
7.5.1.3
MCASP 接口检查清单
7.5.2
内部集成电路 (I2C)
7.5.2.1
I2C 接口信号连接
7.5.2.2
I2C(开漏输出类型 IO 缓冲器)接口检查清单
7.5.2.3
I2C(仿真开漏输出类型 IO)接口检查清单
7.6
用户接口(CSIRX0、DPI、OLDI0、DSI)、GPIO 和硬件诊断
7.6.1
摄像头串行接口(CSI-RX、CSI-2、CSIRX0)
7.6.1.1
使用 CSIRX0 外设时
7.6.1.2
不使用时的 CSIRX0 外设
7.6.1.3
CSIRX0 外设检查清单
7.6.2
显示子系统 (DSS)
7.6.2.1
显示并行接口 (DPI)
7.6.2.1.1
AM62P 和 AM62P-Q1 处理器系列
7.6.2.1.1.1
IO 电源
7.6.2.1.1.2
连接
7.6.2.1.1.3
DPI(连接器件)复位
7.6.2.1.1.4
DPI 信号连接
7.6.2.1.1.5
电源导轨的电容器
7.6.2.1.1.6
DPI (VOUT0) 外设检查清单
7.6.2.2
开放式 LVDS 显示接口 (OLDI0)
7.6.2.2.1
AM62P 和 AM62P-Q1 处理器系列
7.6.2.2.1.1
使用的 OLDI0 显示接口
7.6.2.2.1.1.1
OLDI0 接口兼容性
7.6.2.2.1.1.2
IO 电源
7.6.2.2.1.1.3
OLDI0(所连接器件)复位
7.6.2.2.1.1.4
电源导轨的电容器
7.6.2.2.1.2
不使用 OLDI0 外设
7.6.2.2.1.3
其他信息
7.6.2.2.1.4
OLDI0 外设检查清单
7.6.2.3
显示串行接口 (DSI)
7.6.2.3.1
AM62P 和 AM62P-Q1 处理器系列
7.6.2.3.1.1
使用 DSITX0 外设
7.6.2.3.1.1.1
DSITX0 外设检查清单
7.6.2.3.1.2
不使用 DSITX0 外设
7.6.3
通用输入/输出 (GPIO)
7.6.3.1
处理器 GPIO 上 CLKOUT 的可用性
7.6.3.2
GPIO 连接和添加外部缓冲器
7.6.3.3
其他信息
7.6.3.4
GPIO 检查清单
7.6.4
板载硬件诊断
7.6.4.1
使用处理器电压监测器来监测板载电源电压
7.6.4.1.1
使用时电压监控输入连接
7.6.4.1.1.1
电压监视器检查清单
7.6.4.1.2
电压监控输入在不使用时的连接方式
7.6.4.2
内部温度监测
7.6.4.2.1
内部温度监测检查清单
7.6.4.3
错误信号输出 (MCU_ERRORn) 的连接
7.6.4.4
高频振荡器 (MCU_OSC0) 时钟丢失检测
7.6.4.4.1
晶体或外部振荡器故障
7.7
SK 特定电路实现(重复使用)
7.8
在定制电路板启动期间执行电路板级测试
7.8.1
使用 PinMux 工具的处理器引脚配置
7.8.2
原理图配置
7.8.3
将电源导轨连接到外部上拉电阻器
7.8.4
外设(子系统)时钟输出
7.8.5
通用板启动和调试
7.8.5.1
电路板启动、测试或调试的时钟输出
7.8.5.2
其他信息
7.8.5.3
通用板启动和调试检查清单
8
定制电路板原理图设计的自我审查
9
定制电路板布局注释(在原理图部分附近添加)和通用指南
9.1
布局布线注意事项
10
定制电路板设计仿真
10.1
DDR-MARGIN-FW
11
其他参考内容
11.1
涵盖 AM64x、AM243x、AM62x、AM62Ax、AM62D-Q1、AM62Px、AM62Lx 处理器系列的常见问题解答
11.2
常见问题解答 - 处理器产品系列和 Sitara 处理器系列
11.3
原理图审查(自我审查)与原理图审查需求(供应商)
11.4
处理器连接器件检查清单
12
用户指南内容和使用情况摘要
13
参考资料
13.1
AM62P、AM62P-Q1
13.2
AM62L
13.3
AM62A7、AM62A3、AM62A7-Q1、AM62A3-Q1、AM62A1-Q1
13.4
AM62D-Q1
13.5
AM625、AM623、AM620-Q1、AM625-Q1、AM625SIP
13.6
所有处理器系列通用
13.7
可用常见问题解答主列表 - 按处理器系列
13.8
可用常见问题解答主列表 - Sitara 处理器系列
13.9
常见问题解答,包括相关软件
13.10
有关连接器件的常见问题解答
14
术语
15
修订历史记录
7.3.2.1.1.3
MMC0 (eMMC) 检查清单
通用
检查并验证定制原理图设计的以下内容:
已查看用户指南上文中的
“所有章节的通用检查清单”
一节。
MMC0 接口符合 JEDEC eMMC 电气标准 v5.1 (JESD84-B51),并且实现 eMMC 接口的专用硬宏 PHY。MMC0 具有特定的连接要求。请参阅引脚连接要求,以了解在不使用 eMMC 接口的情况下如何连接 eMMC 接口信号。
用于数据和控制信号的拉电阻器的连接。
用于 MMC0_CLK 和放置的串联电阻器配置。
IO 组的处理器 IO 电源 (VDDS_MMC0) 以及所连接 eMMC 器件的 IO 供电电源。
实现所连接器件复位逻辑,以支持引导模式配置,以及在不使用该器件进行引导时实现该逻辑。
实现所连器件接复位逻辑,以支持引导模式配置。
在不需要从所连接器件引导时,实现所连接器件复位逻辑。
处理器和所连接器件之间的复位信号 IO 电平兼容性。
添加的所需电容器和值。
建议将 VDDA_0P85_DLL_MMC0、VDD_MMC0 和 VDDR_CORE 连接到同一电源,以支持未来的增强功能并保持器件修订版之间的兼容性。请参阅以上章节:
内核和外设电源
。
下面是观察到 eMMC 接口问题时的快速检查清单:
定制电路板的设计是否符合处理器特定数据表中 MMC0 时序条件表中定义的 PCB 布线延迟要求?
看到该问题时,在使用哪种数据传输模式?
接口是否已经通过降低运行速度进行了测试、是否有效?
原理图审阅
定制原理图设计请遵循以下列表:
为处理器和所连接器件电源导轨提供了所需的大容量电容器和去耦电容器。建议先与 SK 原理图 (SK-AM62P-LP) 实现进行比较,以此作为起点。
VDDS_MMC0 MMC0 PHY IO 电源 (1.8V),所连接 eMMC 器件备 IO 电源由同一电源供电,并遵循 ROC。
数据、CMD 和时钟(状态)所需的拉操作由 eMMC 硬宏 PHY(内部)使能,并由处理器软件控制(eMMC 器件拉操作禁用)。
建议在 MMC0_CLK 上提供一个串联电阻器 (0Ω),并将其放置在处理器时钟输出引脚附近。配置了串联电阻器以抑制可能的信号反射,这可能导致时钟转换错误。
如果需要 eMMC 引导模式配置,可以使用 2 输入“与运算”逻辑来实现 eMMC 所连接器件的复位。处理器 GPIO 作为其中一个输入连接到与门,在“与运算”逻辑与门输入端附近提供上拉电阻器并提供 0Ω,以隔离 GPIO 输出用于测试或调试。与门的另一个输入是 MAIN 域热复位状态输出 (RESETSTATz)。
也可以直接连接热复位状态输出 RESETSTATz 以复位所连接器件。如果使用 RESETSTATz,则建议处理器复位状态输出和所连接器件复位输入之间的 IO 电平匹配。验证与实现方式匹配的 IO 电平(电平转换器或电阻器)是否遵循设计建议。
如果 eMMC 存储器不是用于引导,则只能使用处理器 GPIO 来控制连接的 eMMC 器件复位输入。建议拉低 eMMC 存储器件的复位输入。
其他
“与运算”逻辑还会执行 IO 电平转换。在优化复位“与运算”逻辑时,建议验证复位输入 IO 电平兼容性。IO 电平不匹配会导致电源泄漏并影响电路板性能。
为 AM62Px MMC0 端口实现的 PHY 仅支持 eMMC 接口,并实现内部拉电阻器(在接口初始化之前,不需要外部拉电阻器来将所连接器件保持在已知状态)。MMC0 引脚没有关联的 PADCONFIG 寄存器。与 MMC0 引脚关联的内部上拉电阻器由 MMC0 主机(和 PHY)控制。
复位后,MMC0_CLK 引脚被驱动为低电平。不需要外部下拉电阻。
MMC0_DAT[7:0] 引脚在复位期间使能内部上拉电阻器。复位期间,MMC0_CMD 引脚被驱动为高电平。因此,不需要外部上拉电阻。
复位期间,MMC0_DS 引脚的内部下拉电阻会启用。
总之,MMC0 (eMMC) 信号的拉电阻器在复位期间和复位后会在内部启用,无需添加外部拉电阻器。
建议验证 eMMC 存储器件复位 eMMC_RSTn 是否已使能(eMMC 非易失性配置空间),以便外部复位逻辑正常工作。GPIO 复位选项用于在外设无响应的情况下复位所连接的 eMMC 器件,而无需复位整个处理器。只有热复位状态输出可用于复位连接的 eMMC 器件。如果外设无响应,软件会强制进行热复位。但是,使用热复位状态输出会复位整个处理器,而不是尝试恢复特定外设而不复位整个处理器。使用 RESETSTATz 复位所连接器件时,建议验证 RESETSTATz 的 IO 电平是否与所连接器件的 IO 电平匹配。
建议使用电平转换器来匹配复位 IO 电平。如果选择了电阻分压器的理想值,则也可以使用电阻分压器进行电平转换。如果过高,eMMC 复位输入的上升/下降时间可能会很慢,从而引入过大延迟。如果过低,则会导致处理器在正常运行期间提供过多的稳态电流。
当直接连接 RESETSTATz 或处理器 IO,不建议在 eMMC 所连接器件的复位输入端添加电容器。不建议使用应用 RC 的独立复位连接来复位 eMMC 存储器器件。