ZHCACB2A March   2023  – November 2023 AM2732 , AM2732-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 引言
    1. 1.1 首字母缩写词
  5. 2 电源
    1. 2.1 分立式直流/直流电源解决方案
    2. 2.2 集成的 PMIC 电源解决方案
    3. 2.3 电源去耦和滤波
    4. 2.4 功耗
  6. 3 计时
    1. 3.1 晶体和振荡器输入选项
    2. 3.2 输出时钟生成
    3. 3.3 晶体选择和并联电容
    4. 3.4 晶体放置和布线
  7. 4 复位
  8. 5 自举
    1. 5.1 SOP 信号实现
    2. 5.2 QSPI 存储器控制器实现
    3. 5.3 ROM QSPI 引导要求
  9. 6 JTAG 仿真器和跟踪
  10. 7 多路复用外设
  11. 8 数字外设
    1. 8.1 通用数字外设布线指南
  12. 9 层堆叠
    1. 9.1 TMDS273GPEVM 层堆叠
      1. 9.1.1 TMDS273GPEVM 关键层叠特性
    2. 9.2 四层 ZCE 示例层堆叠
      1. 9.2.1 ZCE 四层示例关键层叠特性
    3. 9.3 四层 NZN 示例层堆叠
      1. 9.3.1 NZN 四层示例关键层叠特性
  13. 10过孔
  14. 11BGA 电源扇出和去耦放置
    1. 11.1 接地回路
      1. 11.1.1 接地回路 - TMDS273GPEVM
      2. 11.1.2 接地回路 - ZCE 四层示例
      3. 11.1.3 接地回路 - NZN 四层示例
    2. 11.2 1.2V 内核数字电源
      1. 11.2.1 1.2V 内核数字电源主要布局注意事项
        1. 11.2.1.1 1.2V 内核布局 - TMDS273GPEVM
        2. 11.2.1.2 1.2V 内核布局 - ZCE 四层示例
        3. 11.2.1.3 1.2V 内核布局 - NZN 四层示例
    3. 11.3 3.3V 数字和模拟电源
      1. 11.3.1 3.3V 数字和模拟电源主要布局注意事项
        1. 11.3.1.1 3.3V 数字和模拟布局 - TMDS273GPEVM
        2. 11.3.1.2 3.3V 数字和模拟布局 - ZCE 四层示例
        3. 11.3.1.3 3.3V 数字和模拟布局 - NZN 四层示例
    4. 11.4 1.8V 数字和模拟电源
      1. 11.4.1 1.8V 数字和模拟电源主要布局注意事项
        1. 11.4.1.1 1.8V 数字和模拟布局 - TMDS273GPEVM
        2. 11.4.1.2 1.8V 数字和模拟布局 - ZCE 四层示例
        3. 11.4.1.3 1.8V 数字和模拟布局 - NZN 四层示例
  15. 12参考文献
  16. 13修订历史记录

3.1 晶体和振荡器输入选项

AM273x 主时钟接口 CLKM 和 CLKP（ZCE 引脚 U1 和 V1，NZN 引脚 N1 和 P2）可以由所连接的晶体或单端振荡器输出提供电源。连接的晶体应该是工作频率为 40MHz 的基本模式晶体。如果从单端振荡器输出运行，CLKP 引脚应连接到振荡器，而 CLKM 引脚必须接地。在振荡器输入模式下，CLKP 引脚可以连接到 1.8V 直流耦合方波或交流耦合正弦波振荡器。有关完整的晶体和振荡器输入要求，请参阅 AM273x Sitara™ 微控制器数据表。

GUID-361526F0-20CB-4C59-9B24-FC2033DB6E1F-low.png图 3-1 摘自 AM273x GPEVM 原理图

AM273x 的其他时钟输入包括：

  • 两个外部参考时钟输入 XREF_CLK0 和 XREF_CLK1（ZCE 引脚 J1 和 K2，NZN 引脚 G1和 G2)，可用作系统同步的专用外设时钟源。
  • 两个摄像头子系统 2.0 (CSI2.0) 时钟输入，CSI2_RX0CLKM/CSI2_RX0CLKP（ZCE 引脚 B6 和 A6）用于 CSI2.0 接收器 1，而 CSI2_RX1CLKM/CSI2_RX1CLKP（ZCE 引脚 A11 和 B11）用于 CSI2.0 接收器 2。