ZHCACB2A March   2023  – November 2023 AM2732 , AM2732-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 引言
    1. 1.1 首字母缩写词
  5. 2 电源
    1. 2.1 分立式直流/直流电源解决方案
    2. 2.2 集成的 PMIC 电源解决方案
    3. 2.3 电源去耦和滤波
    4. 2.4 功耗
  6. 3 计时
    1. 3.1 晶体和振荡器输入选项
    2. 3.2 输出时钟生成
    3. 3.3 晶体选择和并联电容
    4. 3.4 晶体放置和布线
  7. 4 复位
  8. 5 自举
    1. 5.1 SOP 信号实现
    2. 5.2 QSPI 存储器控制器实现
    3. 5.3 ROM QSPI 引导要求
  9. 6 JTAG 仿真器和跟踪
  10. 7 多路复用外设
  11. 8 数字外设
    1. 8.1 通用数字外设布线指南
  12. 9 层堆叠
    1. 9.1 TMDS273GPEVM 层堆叠
      1. 9.1.1 TMDS273GPEVM 关键层叠特性
    2. 9.2 四层 ZCE 示例层堆叠
      1. 9.2.1 ZCE 四层示例关键层叠特性
    3. 9.3 四层 NZN 示例层堆叠
      1. 9.3.1 NZN 四层示例关键层叠特性
  13. 10过孔
  14. 11BGA 电源扇出和去耦放置
    1. 11.1 接地回路
      1. 11.1.1 接地回路 - TMDS273GPEVM
      2. 11.1.2 接地回路 - ZCE 四层示例
      3. 11.1.3 接地回路 - NZN 四层示例
    2. 11.2 1.2V 内核数字电源
      1. 11.2.1 1.2V 内核数字电源主要布局注意事项
        1. 11.2.1.1 1.2V 内核布局 - TMDS273GPEVM
        2. 11.2.1.2 1.2V 内核布局 - ZCE 四层示例
        3. 11.2.1.3 1.2V 内核布局 - NZN 四层示例
    3. 11.3 3.3V 数字和模拟电源
      1. 11.3.1 3.3V 数字和模拟电源主要布局注意事项
        1. 11.3.1.1 3.3V 数字和模拟布局 - TMDS273GPEVM
        2. 11.3.1.2 3.3V 数字和模拟布局 - ZCE 四层示例
        3. 11.3.1.3 3.3V 数字和模拟布局 - NZN 四层示例
    4. 11.4 1.8V 数字和模拟电源
      1. 11.4.1 1.8V 数字和模拟电源主要布局注意事项
        1. 11.4.1.1 1.8V 数字和模拟布局 - TMDS273GPEVM
        2. 11.4.1.2 1.8V 数字和模拟布局 - ZCE 四层示例
        3. 11.4.1.3 1.8V 数字和模拟布局 - NZN 四层示例
  15. 12参考文献
  16. 13修订历史记录

8.1 通用数字外设布线指南

在整个 AM273x PCB 设计中，应遵循以下通用布线建议。45nm LVCMOS 工艺 I/O 可产生相对较快的边沿速率。如果没有针对传输线路效应进行规划，这可能会导致严重的过冲/下冲，即使 PCB 上的迹线相对较短也是如此。

这些不受控制的电平转换会导致连接的 I/O 出现过压/欠压情况，从而损坏相关元件。此外，这些不受控制的转换可能会过度辐射，从而导致串扰和 EMI 合规性问题。

为缓解这些问题：

  • 将所有数字 I/O 布线为受控阻抗传输线路（微带/带状线）
  • 将串联端接放置在每个 AM273x 发送引脚和所连接的相关 IC 的发送引脚附近
    • 应在新 PCB 硬件唤醒期间验证这些端接电阻器的值和性能。
    • 在某些情况下，可能不需要这些端接电阻器，但只有在测试后才能将其从设计中移除或去除
  • 在相邻的层上使用实心接地回路平面进行布线
  • 使用接地回路环围绕持续开关信号（时钟、EPWM）进行布线
  • 使用接地回路环围绕敏感模拟信号（ADC/DAC 通道、VREF）进行布线