ZHCSVS1A April   2024  – September 2024 TMS320F28P550SJ , TMS320F28P559SJ-Q1

PRODMIX  

  1.   1
  2. 特性
  3. 应用
  4. 说明
    1. 3.1 功能方框图
  5. 器件比较
    1. 4.1 相关产品
  6. 引脚配置和功能
    1. 5.1 引脚图
    2. 5.2 引脚属性
    3. 5.3 信号说明
      1. 5.3.1 模拟信号
      2. 5.3.2 数字信号
      3. 5.3.3 电源和接地
      4. 5.3.4 测试、JTAG 和复位
    4. 5.4 引脚多路复用
      1. 5.4.1 GPIO 多路复用引脚
      2. 5.4.2 ADC 引脚上的数字输入 (AIO)
      3. 5.4.3 ADC 引脚上的数字输入和输出 (AGPIO)
      4. 5.4.4 GPIO 输入 X-BAR
      5. 5.4.5 GPIO 输出 X-BAR、CLB X-BAR、CLB 输出 X-BAR 和 ePWM X-BAR
    5. 5.5 带有内部上拉和下拉的引脚
    6. 5.6 未使用引脚的连接
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级 - 商用
    3. 6.3  ESD 等级 - 汽车
    4. 6.4  建议运行条件
    5. 6.5  功耗摘要
      1. 6.5.1 系统电流消耗 - 启用 VREG - 内部电源
      2. 6.5.2 系统电流消耗 - 禁用 VREG - 外部电源
      3. 6.5.3 工作模式测试说明
      4. 6.5.4 减少电流消耗
        1. 6.5.4.1 每个禁用外设的典型电流降低
    6. 6.6  电气特性
    7. 6.7  5V 失效防护引脚的特殊注意事项
    8. 6.8  PDT 封装的热阻特性
    9. 6.9  PZ 封装的热阻特性
    10. 6.10 PNA 封装的热阻特性
    11. 6.11 PM 封装的热阻特性
    12. 6.12 RSH 封装的热阻特性
    13. 6.13 散热设计注意事项
    14. 6.14 系统
      1. 6.14.1  电源管理模块 (PMM)
        1. 6.14.1.1 引言
        2. 6.14.1.2 概述
          1. 6.14.1.2.1 电源轨监视器
            1. 6.14.1.2.1.1 I/O POR(上电复位)监视器
            2. 6.14.1.2.1.2 I/O BOR(欠压复位)监视器
            3. 6.14.1.2.1.3 VDD POR(上电复位)监视器
          2. 6.14.1.2.2 外部监控器使用情况
          3. 6.14.1.2.3 延迟块
          4. 6.14.1.2.4 内部 1.2V LDO 稳压器 (VREG)
          5. 6.14.1.2.5 VREGENZ
        3. 6.14.1.3 外部元件
          1. 6.14.1.3.1 去耦电容器
            1. 6.14.1.3.1.1 VDDIO 去耦
            2. 6.14.1.3.1.2 VDD 去耦
        4. 6.14.1.4 电源时序
          1. 6.14.1.4.1 电源引脚联动
          2. 6.14.1.4.2 信号引脚电源序列
          3. 6.14.1.4.3 电源引脚电源序列
            1. 6.14.1.4.3.1 外部 VREG/VDD 模式序列
            2. 6.14.1.4.3.2 内部 VREG/VDD 模式序列
            3. 6.14.1.4.3.3 电源时序摘要和违规影响
            4. 6.14.1.4.3.4 电源压摆率
        5. 6.14.1.5 电源管理模块电气数据和时序
          1. 6.14.1.5.1 电源管理模块运行条件
          2. 6.14.1.5.2 电源管理模块特性
      2. 6.14.2  复位时序
        1. 6.14.2.1 复位源
        2. 6.14.2.2 复位电气数据和时序
          1. 6.14.2.2.1 复位 - XRSn - 时序要求
          2. 6.14.2.2.2 复位 - XRSn - 开关特性
          3. 6.14.2.2.3 复位时序图
      3. 6.14.3  时钟规范
        1. 6.14.3.1 时钟源
        2. 6.14.3.2 时钟频率、要求和特性
          1. 6.14.3.2.1 输入时钟频率和时序要求,PLL 锁定时间
            1. 6.14.3.2.1.1 输入时钟频率
            2. 6.14.3.2.1.2 XTAL 振荡器特性
            3. 6.14.3.2.1.3 使用外部时钟源(非晶体)时的 X1 输入电平特性
            4. 6.14.3.2.1.4 X1 时序要求
            5. 6.14.3.2.1.5 AUXCLKIN 时序要求
            6. 6.14.3.2.1.6 APLL 特性
            7. 6.14.3.2.1.7 XCLKOUT 开关特性 - 旁路或启用 PLL
            8. 6.14.3.2.1.8 内部时钟频率
        3. 6.14.3.3 输入时钟和 PLL
        4. 6.14.3.4 XTAL 振荡器
          1. 6.14.3.4.1 引言
          2. 6.14.3.4.2 概述
            1. 6.14.3.4.2.1 电子振荡器
              1. 6.14.3.4.2.1.1 运行模式
                1. 6.14.3.4.2.1.1.1 晶体的工作模式
                2. 6.14.3.4.2.1.1.2 单端工作模式
              2. 6.14.3.4.2.1.2 XCLKOUT 上的 XTAL 输出
            2. 6.14.3.4.2.2 石英晶体
            3. 6.14.3.4.2.3 GPIO 运行模式
          3. 6.14.3.4.3 正常运行
            1. 6.14.3.4.3.1 ESR – 有效串联电阻
            2. 6.14.3.4.3.2 Rneg - 负电阻
            3. 6.14.3.4.3.3 启动时间
              1. 6.14.3.4.3.3.1 X1/X2 前提条件
            4. 6.14.3.4.3.4 DL – 驱动电平
          4. 6.14.3.4.4 如何选择晶体
          5. 6.14.3.4.5 测试
          6. 6.14.3.4.6 常见问题和调试提示
          7. 6.14.3.4.7 晶体振荡器规格
            1. 6.14.3.4.7.1 晶体振荡器电气特性
            2. 6.14.3.4.7.2 晶振等效串联电阻 (ESR) 要求
            3. 6.14.3.4.7.3 晶体振荡器参数
        5. 6.14.3.5 内部振荡器
          1. 6.14.3.5.1 INTOSC 特性
      4. 6.14.4  闪存参数
        1. 6.14.4.1 闪存参数 
      5. 6.14.5  RAM 规格
      6. 6.14.6  ROM 规格
      7. 6.14.7  仿真/JTAG
        1. 6.14.7.1 JTAG 电气数据和时序
          1. 6.14.7.1.1 JTAG 时序要求
          2. 6.14.7.1.2 JTAG 开关特性
          3. 6.14.7.1.3 JTAG 时序图
        2. 6.14.7.2 cJTAG 电气数据和时序
          1. 6.14.7.2.1 cJTAG 时序要求
          2. 6.14.7.2.2 cJTAG 开关特性
          3. 6.14.7.2.3 cJTAG 时序图
      8. 6.14.8  GPIO 电气数据和时序
        1. 6.14.8.1 GPIO - 输出时序
          1. 6.14.8.1.1 通用输出开关特征
          2. 6.14.8.1.2 通用输出时序图
        2. 6.14.8.2 GPIO - 输入时序
          1. 6.14.8.2.1 通用输入时序要求
          2. 6.14.8.2.2 采样模式
        3. 6.14.8.3 输入信号的采样窗口宽度
      9. 6.14.9  中断
        1. 6.14.9.1 外部中断 (XINT) 电气数据和时序
          1. 6.14.9.1.1 外部中断时序要求
          2. 6.14.9.1.2 外部中断开关特性
          3. 6.14.9.1.3 外部中断时序
      10. 6.14.10 低功耗模式
        1. 6.14.10.1 时钟门控低功耗模式
        2. 6.14.10.2 低功耗模式唤醒时序
          1. 6.14.10.2.1 IDLE 模式时序要求
          2. 6.14.10.2.2 空闲模式开关特性
          3. 6.14.10.2.3 空闲进入和退出时序图
          4. 6.14.10.2.4 STANDBY 模式时序要求
          5. 6.14.10.2.5 待机模式开关特征
          6. 6.14.10.2.6 待机模式进入和退出时序图
          7. 6.14.10.2.7 停机模式时序要求
          8. 6.14.10.2.8 停机模式开关特征
          9. 6.14.10.2.9 停机模式进入和退出时序图
    15. 6.15 模拟外设
      1. 6.15.1 方框图
      2. 6.15.2 模拟引脚和内部连接
      3. 6.15.3 模拟信号说明
      4. 6.15.4 模数转换器 (ADC)
        1. 6.15.4.1 ADC 可配置性
          1. 6.15.4.1.1 信号模式
        2. 6.15.4.2 ADC 电气数据和时序
          1. 6.15.4.2.1 ADC 运行条件
          2. 6.15.4.2.2 ADC 特性
          3. 6.15.4.2.3 ADC INL 和 DNL
          4. 6.15.4.2.4 每个引脚的 ADC 性能
          5. 6.15.4.2.5 ADC 输入模型
          6. 6.15.4.2.6 ADC 时序图
      5. 6.15.5 温度传感器
        1. 6.15.5.1 温度传感器电气数据和时序
          1. 6.15.5.1.1 温度传感器特性
      6. 6.15.6 比较器子系统 (CMPSS)
        1. 6.15.6.1 CMPx_DACL
        2. 6.15.6.2 CMPSS 连接图
        3. 6.15.6.3 方框图
        4. 6.15.6.4 CMPSS 电气数据和时序
          1. 6.15.6.4.1 CMPSS 比较器电气特性
          2.        CMPSS 比较器以输入为基准的偏移量和迟滞
          3. 6.15.6.4.2 CMPSS DAC 静态电气特性
          4. 6.15.6.4.3 CMPSS 示意图
          5. 6.15.6.4.4 CMPx_DACL 缓冲输出的运行条件
          6. 6.15.6.4.5 CMPx_DACL 缓冲输出的电气特性
      7. 6.15.7 缓冲数模转换器 (DAC)
        1. 6.15.7.1 缓冲 DAC 电气数据和时序
          1. 6.15.7.1.1 缓冲 DAC 运行条件
          2. 6.15.7.1.2 缓冲 DAC 电气特性
      8. 6.15.8 可编程增益放大器 (PGA)
        1. 6.15.8.1 PGA 电气数据和时序
          1. 6.15.8.1.1 PGA 运行条件
          2. 6.15.8.1.2 PGA 特性
    16. 6.16 控制外设
      1. 6.16.1 增强型脉宽调制器 (ePWM)
        1. 6.16.1.1 控制外设同步
        2. 6.16.1.2 ePWM 电气数据和时序
          1. 6.16.1.2.1 ePWM 时序要求
          2. 6.16.1.2.2 ePWM 开关特性
          3. 6.16.1.2.3 跳闸区输入时序
            1. 6.16.1.2.3.1 跳闸区域输入时序要求
            2. 6.16.1.2.3.2 PWM 高阻态特征时序图
      2. 6.16.2 高分辨率脉宽调制器 (HRPWM)
        1. 6.16.2.1 HRPWM 电气数据和时序
          1. 6.16.2.1.1 高分辨率 PWM 特征
      3. 6.16.3 外部 ADC 转换启动电气数据和时序
        1. 6.16.3.1 外部 ADC 转换启动开关特性
        2. 6.16.3.2 ADCSOCAO 或ADCSOCBO 时序图
      4. 6.16.4 增强型捕获 (eCAP)
        1. 6.16.4.1 eCAP 方框图
        2. 6.16.4.2 eCAP 同步
        3. 6.16.4.3 eCAP 电气数据和时序
          1. 6.16.4.3.1 eCAP 时序要求
          2. 6.16.4.3.2 eCAP 开关特性
      5. 6.16.5 增强型正交编码器脉冲 (eQEP)
        1. 6.16.5.1 eQEP 电气数据和时序
          1. 6.16.5.1.1 eQEP 时序要求
          2. 6.16.5.1.2 eQEP 开关特性
    17. 6.17 通信外设
      1. 6.17.1 模块化控制器局域网 (MCAN)
      2. 6.17.2 内部集成电路 (I2C)
        1. 6.17.2.1 I2C 电气数据和时序
          1. 6.17.2.1.1 I2C 时序要求
          2. 6.17.2.1.2 I2C 开关特性
          3. 6.17.2.1.3 I2C 时序图
      3. 6.17.3 电源管理总线 (PMBus) 接口
        1. 6.17.3.1 PMBus 电气数据和时序
          1. 6.17.3.1.1 PMBus 电气特性
          2. 6.17.3.1.2 PMBus 快速+ 模式开关特性
          3. 6.17.3.1.3 PMBus 快速模式开关特性
          4. 6.17.3.1.4 PMBus 标准模式开关特性
      4. 6.17.4 串行通信接口 (SCI)
      5. 6.17.5 串行外设接口 (SPI)
        1. 6.17.5.1 SPI 控制器模式时序
          1. 6.17.5.1.1 SPI 控制器模式时序要求
          2. 6.17.5.1.2 SPI 控制器模式开关特性 - 时钟相位为 0
          3. 6.17.5.1.3 SPI 控制器模式开关特性 - 时钟相位为 1
          4. 6.17.5.1.4 SPI 控制器模式时序图
        2. 6.17.5.2 SPI 外设模式时序
          1. 6.17.5.2.1 SPI 外设模式时序要求
          2. 6.17.5.2.2 SPI 外设模式开关特性
          3. 6.17.5.2.3 SPI 外设模式时序图
      6. 6.17.6 本地互连网络 (LIN)
      7. 6.17.7 快速串行接口 (FSI)
        1. 6.17.7.1 FSI 发送器
          1. 6.17.7.1.1 FSITX 电气数据和时序
            1. 6.17.7.1.1.1 FSITX 开关特性
            2. 6.17.7.1.1.2 FSITX 时序
        2. 6.17.7.2 FSI 接收器
          1. 6.17.7.2.1 FSIRX 电气数据和时序
            1. 6.17.7.2.1.1 FSIRX 时序要求
            2. 6.17.7.2.1.2 FSIRX 开关特性
            3. 6.17.7.2.1.3 FSIRX 时序
        3. 6.17.7.3 FSI SPI 兼容模式
          1. 6.17.7.3.1 FSITX SPI 信令模式电气数据和时序
            1. 6.17.7.3.1.1 FSITX SPI 信令模式开关特性
            2. 6.17.7.3.1.2 FSITX SPI 信令模式时序
      8. 6.17.8 通用串行总线 (USB)
        1. 6.17.8.1 USB 电气数据和时序
          1. 6.17.8.1.1 USB 输入端口 DP 和 DM 时序要求
          2. 6.17.8.1.2 USB 输出端口 DP 和 DM 开关特性
  8. 详细说明
    1. 7.1  概述
    2. 7.2  功能方框图
    3. 7.3  存储器
      1. 7.3.1 存储器映射
        1. 7.3.1.1 专用 RAM (Mx RAM)
        2. 7.3.1.2 本地共享 RAM (LSx RAM)
        3. 7.3.1.3 全局共享 RAM (GSx RAM)
        4. 7.3.1.4 消息 RAM
      2. 7.3.2 控制律加速器 (CLA) 存储器映射
      3. 7.3.3 闪存存储器映射
        1. 7.3.3.1 闪存扇区的地址
      4. 7.3.4 外设寄存器内存映射
    4. 7.4  标识
    5. 7.5  总线架构 - 外设连接
    6. 7.6  C28x 处理器
      1. 7.6.1 浮点单元 (FPU)
      2. 7.6.2 三角函数加速器 (TMU)
      3. 7.6.3 VCRC 单元
    7. 7.7  控制律加速器 (CLA)
    8. 7.8  嵌入式实时分析和诊断 (ERAD)
    9. 7.9  直接存储器存取 (DMA)
    10. 7.10 器件引导模式
      1. 7.10.1 器件引导配置
        1. 7.10.1.1 配置引导模式引脚
        2. 7.10.1.2 配置引导模式表选项
      2. 7.10.2 GPIO 分配
    11. 7.11 安全性
      1. 7.11.1 保护芯片边界
        1. 7.11.1.1 JTAGLOCK
        2. 7.11.1.2 零引脚引导
      2. 7.11.2 双区域安全
      3. 7.11.3 免责声明
    12. 7.12 看门狗
    13. 7.13 C28x 计时器
    14. 7.14 双路时钟比较器 (DCC)
      1. 7.14.1 特性
      2. 7.14.2 DCCx 时钟源中断的映射
    15. 7.15 可配置逻辑块 (CLB)
  9. 参考设计
  10. 器件和文档支持
    1. 9.1 器件命名规则
    2. 9.2 标识
    3. 9.3 工具与软件
    4. 9.4 文档支持
    5. 9.5 支持资源
    6. 9.6 商标
    7. 9.7 静电放电警告
    8. 9.8 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 封装选项附录
    2.     卷带包装信息
    3.     托盘

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • PNA|80
  • PM|64
  • RSH|56
  • PZ|100
  • PDT|128
散热焊盘机械数据 (封装 | 引脚)

模拟信号

表 5-2 模拟信号
信号名称引脚类型说明128 PDT100 PZ80 PNA64 PM56 RSH
A0IADC-A 输入 03023191513
A1IADC-A 输入 12922181412
A2IADC-A 输入 221171397
A3IADC-A 输入 320181286
A4IADC-A 输入 44236272321
A5IADC-A 输入 52835171311
A6IADC-A 输入 61814106
A7IADC-A 输入 73731231917
A8IADC-A 输入 83937242018
A9IADC-A 输入 94838282422
A10IADC-A 输入 105040292523
A11IADC-A 输入 112720161210
A12IADC-A 输入 123528221816
A13IADC-A 输入 1333、3426、27211715
A14IADC-A 输入 14261915119
A15IADC-A 输入 152214108
A16IADC-A 输入 1621423
A17IADC-A 输入 176048332724
A18IADC-A 输入 186149342825
A19IADC-A 输入 196250352926
A20IADC-A 输入 206351363027
A24IADC-A 输入 246452373128
A25IADC-A 输入 256755403431
A26IADC-A 输入 2624
A27IADC-A 输入 2744
A28IADC-A 输入 2847
AIO208I用于数字输入 208 的模拟引脚23
AIO209I用于数字输入 209 的模拟引脚24
AIO210I用于数字输入 210 的模拟引脚25
AIO225I用于数字输入 225 的模拟引脚4236272321
AIO226I用于数字输入 226 的模拟引脚43
AIO227I用于数字输入 227 的模拟引脚44
AIO228I用于数字输入 228 的模拟引脚45
AIO229I用于数字输入 229 的模拟引脚18
AIO231I用于数字输入 231 的模拟引脚3023191513
AIO232I用于数字输入 232 的模拟引脚2922181412
AIO233I用于数字输入 233 的模拟引脚2214108
AIO234I用于数字输入 234 的模拟引脚31、3224、25201614
AIO235I用于数字输入 235 的模拟引脚33、3426、27211715
AIO237I用于数字输入 237 的模拟引脚2720161210
AIO238I用于数字输入 238 的模拟引脚3528221816
AIO239I用于数字输入 239 的模拟引脚261915119
AIO240I用于数字输入 240 的模拟引脚37
AIO241I用于数字输入 241 的模拟引脚39242018
AIO242I用于数字输入 242 的模拟引脚46
AIO243I用于数字输入 243 的模拟引脚47
AIO244I用于数字输入 244 的模拟引脚2821171311
AIO245I用于数字输入 245 的模拟引脚3731231917
AIO248I用于数字输入 248 的模拟引脚3529221816
AIO249I用于数字输入 249 的模拟引脚35
AIO251I用于数字输入 251 的模拟引脚3630
AIO252I用于数字输入 252 的模拟引脚3832
AIO253I用于数字输入 253 的模拟引脚23
B0IADC-B 输入 03941242018
B1IADC-B 输入 15040292523
B2IADC-B 输入 21915117
B3IADC-B 输入 320161286
B4IADC-B 输入 44939282422
B5IADC-B 输入 53832
B6IADC-B 输入 621171397
B7IADC-B 输入 72922181412
B8IADC-B 输入 84236272321
B9IADC-B 输入 9221814108
B10IADC-B 输入 102720161210
B11IADC-B 输入 113630
B12IADC-B 输入 122821171311
B13IADC-B 输入 1333、3426、27211715
B14IADC-B 输入 14261915119
B15IADC-B 输入 153023191513
B16IADC-B 输入 1621423
B17IADC-B 输入 176048332724
B18IADC-B 输入 186149342825
B19IADC-B 输入 196250352926
B20IADC-B 输入 206351363027
B24IADC-B 输入 246553383229
B25IADC-B 输入 256856413532
B26IADC-B 输入 2625
B27IADC-B 输入 2745
B30IADC-B 输入 303731231917
C0IADC-C 输入 02720161210
C1IADC-C 输入 13529221816
C2IADC-C 输入 22821171311
C3IADC-C 输入 33731231917
C4IADC-C 输入 4261915119
C5IADC-C 输入 520281286
C6IADC-C 输入 61915117
C7IADC-C 输入 7221814108
C8IADC-C 输入 84939282422
C9IADC-C 输入 921171397
C10IADC-C 输入 105040292523
C11IADC-C 输入 113941242018
C13IADC-C 输入 1333、3426、27211715
C14IADC-C 输入 144242272321
C15IADC-C 输入 153023191513
C16IADC-C 输入 1621423
C17IADC-C 输入 176048332724
C18IADC-C 输入 186149342825
C19IADC-C 输入 196250352926
C20IADC-C 输入 206351363027
C24IADC-C 输入 246654393330
C25IADC-C 输入 2523
C26IADC-C 输入 2643
C27IADC-C 输入 2746
CMP1_DACLICMPSS-1 低电平 DAC 输出2922181412
CMP1_HN0ICMPSS-1 高电平比较器负输入 02214108
CMP1_HN1ICMPSS-1 高电平比较器负输入 12720161210
CMP1_HP0ICMPSS-1 高电平比较器正输入 021171397
CMP1_HP1ICMPSS-1 高电平比较器正输入 12720161210
CMP1_HP2ICMPSS-1 高电平比较器正输入 21814106
CMP1_HP3ICMPSS-1 高电平比较器正输入 32214108
CMP1_HP4ICMPSS-1 高电平比较器正输入 42922181412
CMP1_HP5ICMPSS-1 高电平比较器正输入 53832
CMP1_LN0ICMPSS-1 低电平比较器负输入 02214108
CMP1_LN1ICMPSS-1 低电平比较器负输入 12720161210
CMP1_LP0ICMPSS-1 低电平比较器正输入 021171397
CMP1_LP1ICMPSS-1 低电平比较器正输入 12720161210
CMP1_LP2ICMPSS-1 低电平比较器正输入 21814106
CMP1_LP3ICMPSS-1 低电平比较器正输入 32214108
CMP1_LP4ICMPSS-1 低电平比较器正输入 42922181412
CMP1_LP5ICMPSS-1 低电平比较器正输入 53832
CMP2_HN0ICMPSS-2 高电平比较器负输入 05040292523
CMP2_HN1ICMPSS-2 高电平比较器负输入 13528221816
CMP2_HP0ICMPSS-2 高电平比较器正输入 04236272321
CMP2_HP1ICMPSS-2 高电平比较器正输入 13528221816
CMP2_HP2ICMPSS-2 高电平比较器正输入 24838282422
CMP2_HP3ICMPSS-2 高电平比较器正输入 35040、41292523
CMP2_HP5ICMPSS-2 高电平比较器正输入 52835171311
CMP2_LN0ICMPSS-2 低电平比较器负输入 05040292523
CMP2_LN1ICMPSS-2 低电平比较器负输入 13528221816
CMP2_LP0ICMPSS-2 低电平比较器正输入 04236272321
CMP2_LP1ICMPSS-2 低电平比较器正输入 13528221816
CMP2_LP2ICMPSS-2 低电平比较器正输入 24838282422
CMP2_LP3ICMPSS-2 低电平比较器正输入 35040、41292523
CMP2_LP5ICMPSS-2 低电平比较器正输入 52835171311
CMP3_HN0ICMPSS-3 高电平比较器负输入 020161286
CMP3_HN1ICMPSS-3 高电平比较器负输入 12821171311
CMP3_HP0ICMPSS-3 高电平比较器正输入 01915117
CMP3_HP1ICMPSS-3 高电平比较器正输入 12821171311
CMP3_HP2ICMPSS-3 高电平比较器正输入 23023191513
CMP3_HP3ICMPSS-3 高电平比较器正输入 320161286
CMP3_HP4ICMPSS-3 高电平比较器正输入 4261915119
CMP3_HP5ICMPSS-3 高电平比较器正输入 520181286
CMP3_LN0ICMPSS-3 低电平比较器负输入 020161286
CMP3_LN1ICMPSS-3 低电平比较器负输入 12821171311
CMP3_LP0ICMPSS-3 低电平比较器正输入 01915117
CMP3_LP1ICMPSS-3 低电平比较器正输入 12821171311
CMP3_LP2ICMPSS-3 低电平比较器正输入 23023191513
CMP3_LP3ICMPSS-3 低电平比较器正输入 320161286
CMP3_LP4ICMPSS-3 低电平比较器正输入 4261915119
CMP3_LP5ICMPSS-3 低电平比较器正输入 520181286
CMP4_HN0ICMPSS-4 高电平比较器负输入 04242272321
CMP4_HN1ICMPSS-4 高电平比较器负输入 13731231917
CMP4_HP0ICMPSS-4 高电平比较器正输入 04939282422
CMP4_HP1ICMPSS-4 高电平比较器正输入 13731231917
CMP4_HP2ICMPSS-4 高电平比较器正输入 23529221816
CMP4_HP3ICMPSS-4 高电平比较器正输入 34242272321
CMP4_HP4ICMPSS-4 高电平比较器正输入 43937242018
CMP4_HP5ICMPSS-4 高电平比较器正输入 53630
CMP4_LN0ICMPSS-4 低电平比较器负输入 04242272321
CMP4_LN1ICMPSS-4 低电平比较器负输入 13731231917
CMP4_LP0ICMPSS-4 低电平比较器正输入 04939282422
CMP4_LP1ICMPSS-4 低电平比较器正输入 13731231917
CMP4_LP2ICMPSS-4 低电平比较器正输入 23529221816
CMP4_LP3ICMPSS-4 低电平比较器正输入 34242272321
CMP4_LP4ICMPSS-4 低电平比较器正输入 43937242018
CMP4_LP5ICMPSS-4 低电平比较器正输入 53630
D0IADC-D 输入 06452373128
D1IADC-D 输入 16553383229
D2IADC-D 输入 26654393330
D3IADC-D 输入 36755403431
D4IADC-D 输入 46856413532
D5IADC-D 输入 523
D6IADC-D 输入 624
D7IADC-D 输入 725
D8IADC-D 输入 843
D9IADC-D 输入 944
D10IADC-D 输入 1045
D11IADC-D 输入 112922181412
D12IADC-D 输入 123731231917
D13IADC-D 输入 1333、3426、27211715
D14IADC-D 输入 141814106
D15IADC-D 输入 153832
D16IADC-D 输入 163630
D18IADC-D 输入 1846
D19IADC-D 输入 1947
D20IADC-D 输入 2031、3224、25201614
DACA_OUTO缓冲 DAC-A 输出。3023191513
E0IADC-E 输入 06452373128
E1IADC-E 输入 16553383229
E2IADC-E 输入 26654393330
E3IADC-E 输入 36755403431
E4IADC-E 输入 46856413532
E5IADC-E 输入 523
E6IADC-E 输入 624
E7IADC-E 输入 725
E8IADC-E 输入 843
E9IADC-E 输入 944
E10IADC-E 输入 1045
E11IADC-E 输入 113529221816
E12IADC-E 输入 121915117
E13IADC-E 输入 1333、3426、27211715
E14IADC-E 输入 141814106
E15IADC-E 输入 153832
E16IADC-E 输入 163630
E18IADC-E 输入 1846
E19IADC-E 输入 1947
E20IADC-E 输入 2031、3224、25201614
E30IADC-E 输入 303731231917
PGA1_INMIPGA-1 Minus221814108
PGA1_INPIPGA-1 Plus21171397
PGA1_OUTOPGA-1 输出261915119
PGA2_INMIPGA-2 Minus2821171311
PGA2_INPIPGA-2 Plus20161286
PGA2_OUTOPGA-2 输出2720161210
PGA3_INMIPGA-3 Minus3630231917
PGA3_INPIPGA-3 Plus3529221816
PGA3_OUTOPGA-3 输出3832242018
VREFHI(1)IADC 高基准电压。在外部基准模式下,从外部驱动这个引脚上的高基准电压。在内部基准模式下,电压由器件驱动到该引脚。在任一模式下,在此引脚上放置至少一个 2.2µF 电容器。此电容器应放置在 VREFHI 和 VREFLO 引脚之间尽可能靠近器件的位置。31、3224、25201614
VREFLO(2)IADC 低基准电压33、3426、27211715
在 128-PDT 封装中,VREFHI 被分配至引脚 31 和 32;这些引脚应在 PCB 级别连接在一起。在 100-PZ 封装中,VREFHI 被分配至引脚 24 和 25;这些引脚应在 PCB 级别连接在一起。
在 128-PDT 封装中,VREFLO 被分配至引脚 33 和 34;这些引脚应在 PCB 级别连接在一起。在 100-PZ 封装中,VREFLO 被分配至引脚 26 和 27;这些引脚应在 PCB 级别连接在一起。