JAJSU33 データシート

ZHCSVS1A April 2024 – September 2024 TMS320F28P550SJ , TMS320F28P559SJ-Q1

PRODMIX

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)

PNA|80
PM|64
RSH|56
PZ|100
PDT|128

散热焊盘机械数据 (封装 | 引脚)

6.15.4.2.6 ADC 时序图

下图展示了在下列假设下两个 SOC 的 ADC 转换时序：

SOC0 和 SOC1 配置为使用相同的触发器。
触发发生时，没有其他 SOC 正在转换或挂起。
轮循指针处于使 SOC0 首先转换的状态。
ADCINTSEL 配置为在 SOC0 的转换结束时设置一个 ADCINT 标志（该标志是否传播到 CPU 以引起中断由 PIE 模块中的配置决定）。

表 6-21 列出了 ADC 时序参数的说明。表 6-22，表 6-23 列出了 ADC 时序。

TMS320F28P550SJ TMS320F28P559SJ-Q1 提前中断模式下 12 位模式的 ADC 时序

图 6-44 提前中断模式下 12 位模式的 ADC 时序

TMS320F28P550SJ TMS320F28P559SJ-Q1 后期中断模式下 12 位模式的 ADC 时序

图 6-45 后期中断模式下 12 位模式的 ADC 时序

表 6-21 ADC 时序参数说明

参数	说明
t_SH	S+H 窗口的持续时间。
	在该窗口结束时，S+H 电容器上的值则变为待转换成数字值的电压。持续时间由 (ACQPS + 1) 个 SYSCLK 周期计算得出。ACQPS 可以为每个 SOC 单独配置，因此对于不同的 SOC，t_SH 不一定相同。
	注意：无论器件时钟设置如何，S+H 电容器上的值均在 S+H 窗口结束前大约 5ns 时被采集。
t_LAT	从 S+H 窗口结束到 ADC 结果锁存到 ADCRESULTx 寄存器的时间。
t_LAT	如果在此时间之前读取 ADCRESULTx 寄存器，返回的是之前的转换结果。
t_EOC	从 S+H 窗口结束到下一个 ADC 转换的 S+H 窗口可以开始的时间。后续采样可以在锁存转换结果之前开始。
t_INT	从 S+H 窗口结束到设置 ADCINT 标志（如果已配置）的时间。
	如果 ADCCTL1 寄存器中的 INTPULSEPOS 位被置位，t_INT 将与转换结束 (EOC) 信号相一致。
	如果 INTPULSEPOS 位为 0，t_INT 将与 S+H 窗口的结束相一致。如果 t_INT 触发读取 ADC 结果寄存器（直接通过 DMA 读取或间接地通过触发读取结果的 ISR 来读取），必须注意确保读取发生在结果锁存之后（否则，读取的是之前的结果）。
	如果 INTPULSEPOS 位为 0，并且 ADCINTCYCLE 寄存器中的 OFFSET 字段不为 0，则在设置 ADCINT 标志之前会有 OFFSET SYSCLK 周期的延迟。此延迟可用于在采样准备就绪时进入 ISR 或触发 DMA。
t_DMA	当 ADCCTL1.TDMAEN = 1 时，从 S+H 窗口结束到触发 DMA 读取 ADC 转换结果的时间。
t_DMA	如果 TDMAEN 设置为 0，则会在 T_INT 时发生 DMA 触发。在某些情况下，可以在 ADCRESULT 值被锁存之前设置 ADCINT 标志。为了确保 DMA 读取发生在 ADCRESULT 值被锁存之后，应向 ADCCTL1.TDMAEN 写入 1 来启用 DMA 时序。

表 6-22 SAMPCAPRESETSEL = 0 时 12 位模式下的 ADC 时序

ADCCLK 预分频		SYSCLK 周期
ADCCTL2。预分频	预分频比	t_EOC	t_LAT	t_INT (Early)⁽¹⁾	t_INT (Late)	t_DMA
0	1	15	20	1	15	20
2	2	30	35	1	30	35
3	2.5	38	46	1	38	46
4	3	45	50	1	45	50
5	3.5	53	58	1	53	58
6	4	60	65	1	60	65
7	4.5	68	73	1	68	73
8	5	75	80	1	75	80
9	5.5	83	88	1	83	88
10	6	90	95	1	90	95
11	6.5	98	103	1	98	103
12	7	105	110	1	105	110
13	7.5	113	118	1	113	118
14	8	120	125	1	120	125
15	8.5	128	133	1	128	133

(1) 默认情况下，如果 INTPULSEPOS 为 0，则 t_INT 在 S+H 窗口后的一个 SYSCLK 周期内发生。这可以通过写入 ADCINTCYCLE 寄存器的 OFFSET 字段来改变。

表 6-23 SAMPCAPRESETSEL = 1 时 12 位模式下的 ADC 时序

ADCCLK 预分频		SYSCLK 周期
ADCCTL2。预分频	预分频比	t_EOC	t_LAT	t_INT (Early)⁽¹⁾	t_INT (Late)	t_DMA
0	1	14	19	1	14	19
2	2	28	33	1	28	33
3	2.5	35	40	1	35	40
4	3	42	47	1	42	47
5	3.5	49	54	1	49	54
6	4	56	61	1	56	61
7	4.5	63	68	1	63	68
8	5	70	75	1	70	75
9	5.5	77	82	1	77	82
10	6	84	89	1	84	89
11	6.5	91	96	1	91	96
12	7	98	103	1	98	103
13	7.5	105	110	1	105	110
14	8	112	117	1	112	117
15	8.5	119	124	1	119	124

(1) 默认情况下，如果 INTPULSEPOS 为 0，则 t_INT 在 S+H 窗口后的一个 SYSCLK 周期内发生。这可以通过写入 ADCINTCYCLE 寄存器的 OFFSET 字段来改变。