ZHCSOP4 November   2024 LMK5C22212A

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序图
    7. 5.7 典型特性
  7. 6 参数测量信息
    1. 6.1 差分电压测量术语
    2. 6.2 输出时钟测试配置
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
      1. 7.2.1 PLL 架构概述
      2. 7.2.2 DPLL
        1. 7.2.2.1 独立 DPLL 运行模式
        2. 7.2.2.2 级联 DPLL 运行模式
        3. 7.2.2.3 APLL 与 DPLL 级联
      3. 7.2.3 仅 APLL 模式
    3. 7.3 特性说明
      1. 7.3.1  振荡器输入 (XO)
      2. 7.3.2  基准输入
      3. 7.3.3  时钟输入连接和端接
      4. 7.3.4  基准输入多路复用器选择
        1. 7.3.4.1 自动输入选择
        2. 7.3.4.2 手动输入选择
      5. 7.3.5  无中断切换
        1. 7.3.5.1 涉及相位抵消的无中断切换
        2. 7.3.5.2 涉及相位转换控制的无中断切换
      6. 7.3.6  基准输入上的间隙时钟支持
      7. 7.3.7  输入时钟和 PLL 监控、状态和中断
        1. 7.3.7.1 XO 输入监控
        2. 7.3.7.2 基准输入监控
          1. 7.3.7.2.1 基准验证计时器
          2. 7.3.7.2.2 频率监控
          3. 7.3.7.2.3 漏脉冲监控器（后期检测）
          4. 7.3.7.2.4 矮脉冲监控器（早期检测）
          5. 7.3.7.2.5 1PPS 输入的相位有效监控器
        3. 7.3.7.3 PLL 锁定检测器
        4. 7.3.7.4 调优字历史记录
        5. 7.3.7.5 状态输出
        6. 7.3.7.6 中断
      8. 7.3.8  PLL 关系
        1. 7.3.8.1  PLL 频率关系
          1. 7.3.8.1.1 APLL 相位频率检测器 (PFD) 和电荷泵
          2. 7.3.8.1.2 APLL VCO 频率
          3. 7.3.8.1.3 DPLL TDC 频率
          4. 7.3.8.1.4 DPLL VCO 频率
          5. 7.3.8.1.5 时钟输出频率
        2. 7.3.8.2  模拟 PLL（APLL1、APLL2）
        3. 7.3.8.3  APLL 参考路径
          1. 7.3.8.3.1 APLL XO 倍频器
          2. 7.3.8.3.2 APLL XO 基准 (R) 分频器
        4. 7.3.8.4  APLL 反馈分频器路径
          1. 7.3.8.4.1 具有 Σ-Δ 调制器 (SDM) 的 APLL N 分频器
        5. 7.3.8.5  APLL 环路滤波器（LF1、LF2）
        6. 7.3.8.6  APLL 压控振荡器（VCO1、VCO2）
          1. 7.3.8.6.1 VCO 校准
        7. 7.3.8.7  APLL VCO 时钟分配路径
        8. 7.3.8.8  DPLL 基准 (R) 分频器路径
        9. 7.3.8.9  DPLL 时间数字转换器 (TDC)
        10. 7.3.8.10 DPLL 环路滤波器 (DLF)
        11. 7.3.8.11 DPLL 反馈 (FB) 分频器路径
      9. 7.3.9  输出时钟分配
      10. 7.3.10 输出源多路复用器
      11. 7.3.11 输出通道多路复用器
      12. 7.3.12 输出分频器 (OD)
      13. 7.3.13 输出延迟
      14. 7.3.14 时钟输出
        1. 7.3.14.1 差分输出
        2. 7.3.14.2 LVCMOS 输出
        3. 7.3.14.3 SYSREF/1PPS 输出
      15. 7.3.15 LOL 期间输出自动静音
      16. 7.3.16 无毛刺输出时钟启动
      17. 7.3.17 时钟输出连接和端接
      18. 7.3.18 输出同步 (SYNC)
      19. 7.3.19 零延迟模式 (ZDM)
      20. 7.3.20 DPLL 可编程相位延迟
      21. 7.3.21 历时计数器 (TEC)
        1. 7.3.21.1 配置 TEC 功能
        2. 7.3.21.2 SPI 作为触发源
        3. 7.3.21.3 GPIO 引脚作为 TEC 触发源
          1. 7.3.21.3.1 示例：使用 TEC 和 GPIO1 作为触发器进行历时测量
        4. 7.3.21.4 其他 TEC 行为
    4. 7.4 器件功能模式
      1. 7.4.1 DPLL 运行状态
        1. 7.4.1.1 自由运行
        2. 7.4.1.2 锁定获取
        3. 7.4.1.3 DPLL 被锁定
        4. 7.4.1.4 保持
      2. 7.4.2 数控振荡器 (DCO) 频率和相位调整
        1. 7.4.2.1 DPLL DCO 控制
        2. 7.4.2.2 DPLL DCO 相对调整频率步长
        3. 7.4.2.3 APLL DCO 频率步长
      3. 7.4.3 APLL 频率控制
      4. 7.4.4 器件启动
        1. 7.4.4.1 器件上电复位 (POR)
        2. 7.4.4.2 PLL 启动序列
        3. 7.4.4.3 寄存器配置的启动选项
        4. 7.4.4.4 GPIO1 和 SCS_ADD 功能
        5. 7.4.4.5 ROM 页选择
        6. 7.4.4.6 EEPROM 覆盖层
      5. 7.4.5 编程
        1. 7.4.5.1 存储器概述
        2. 7.4.5.2 接口和控制
          1. 7.4.5.2.1 通过 TICS Pro 进行编程
          2. 7.4.5.2.2 SPI 串行接口
          3. 7.4.5.2.3 I2C 串行接口
        3. 7.4.5.3 通用寄存器编程序列
        4. 7.4.5.4 EEPROM 编程步骤
          1. 7.4.5.4.1 SRAM 编程方法概述
          2. 7.4.5.4.2 使用寄存器提交方法进行 EEPROM 编程
          3. 7.4.5.4.3 使用直接写入方法或混合方法进行 EEPROM 编程
          4. 7.4.5.4.4 I2C 地址和 EEPROM 修订版本号的五个 MSB
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 器件启动序列
      2. 8.1.2 断电 (PD#) 引脚
      3. 8.1.3 通过自举引脚进行启动
      4. 8.1.4 引脚状态
      5. 8.1.5 ROM 和 EEPROM
      6. 8.1.6 电源轨时序、电源斜升速率和混合电源域
        1. 8.1.6.1 上电复位 (POR) 电路
        2. 8.1.6.2 从单电源轨上电
        3. 8.1.6.3 从双电源轨上电
        4. 8.1.6.4 非单调或缓慢上电电源斜坡
      7. 8.1.7 XO 启动缓慢或延迟
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 最佳设计实践
    4. 8.4 电源相关建议
      1. 8.4.1 电源旁路
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
      3. 8.5.3 热可靠性
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 术语表
    6. 9.6 静电放电警告
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.2.1 PLL 架构概述

图 7-2 展示了 LMK5C22212A 中实现的 PLL 架构。主通道由数字 PLL (DPLL1) 和具有集成 BAW VBCO (VCO1) 的模拟 PLL (APLL1) 组成。具有集成 LC VCO (VCO2) 的 APLL2 可生成次级频域。如果需要第二个同步域，则 APLL2 反馈 N 分频器中的分子可由 DPLL2 控制。

DPLL 包括时间数字转换器 (TDC)、数字环路滤波器 (DLF) 和具有 Σ-Δ 调制器 (SDM) 的可编程 40 位分数反馈 (FB) 分频器。APLL 包括基准 (R) 分频器、相位频率检测器 (PFD)、环路滤波器 (LF)、具有 SDM 的分数反馈 (N) 分频器和 VCO。

DPLL 有一个基准选择多路复用器，使 DPLL 可以锁定到 APLL 的另一个 VCO 域（级联 DPLL）或锁定到基准输入（非级联），从而在跨多个时钟域进行频率和相位控制方面提供独特的灵活性。

每个 APLL 各有一个基准选择多路复用器，使 APLL 可以锁定到 APLL 的另一个 VCO 域（级联 APLL）或锁定到 XO 输入（非级联）。

不要将一个 VCO 输出级联到同一个 DPLL/APLL 对的 DPLL 基准和 APLL 基准。

每个 APLL 都有一个可由 DPLL 控制的固定 40 位分母。在没有 DPLL 的情况下运行 APLL 时，还提供了一个可编程的 24 位分母可供使用，从而允许 APLL 在频率误差为 0ppm 的频域之间进行级联。

为了省电，必须禁用（断电）任何未使用的 DPLL 或 APLL。APLL 的每个 VCO 使用各自的 VCO 后分频器来驱动时钟分配块。如果 VCO1 的后分频器设置为 1，则会旁路掉后分频器，由 VCO1 直接向输出时钟分配块进行馈电。

LMK5C22212A PLL 架构 图 7-2 PLL 架构

以下各节介绍了 DPLL 和 APLL 的基本工作原理。有关 PLL 运行模式（包括保持模式）的更多详细信息，请参阅 DPLL 运行状态。