ZHCSTN3C
October 2023 – May 2024
AM263P4
,
AM263P4-Q1
PRODUCTION DATA
1
1
特性
2
应用
3
说明
3.1
功能方框图
4
器件比较
4.1
器件标识
4.2
相关产品
5
终端配置和功能
5.1
引脚图
5.1.1
ZCZ_C 引脚图
5.1.2
ZCZ_S 引脚图
5.1.3
ZCZ_F 引脚图
5.2
引脚属性
15
16
5.3
信号说明
18
5.3.1
ADC
20
21
22
23
24
5.3.1.1
ADC-CMPSS 信号连接
5.3.2
ADC 旋转变压器
27
28
29
5.3.3
ADC_CAL
31
5.3.4
ADC VREF
33
5.3.5
CPSW
35
36
37
38
39
40
41
5.3.6
CPTS
43
5.3.7
DAC
45
5.3.8
EPWM
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
5.3.9
EQEP
80
81
82
5.3.10
FSI
84
85
86
87
88
89
90
91
5.3.11
GPIO
93
5.3.12
I2C
95
96
97
98
99
5.3.13
LIN
101
102
103
104
105
5.3.14
MCAN
107
108
109
110
111
112
113
114
5.3.15
SPI (MCSPI)
116
117
118
119
120
121
122
123
5.3.16
MMC
125
5.3.17
OSPI(共享)
127
5.3.18
电源
129
5.3.19
PRU-ICSS
131
132
133
134
135
5.3.20
SDFM
137
138
5.3.21
系统和其他
5.3.21.1
启动模式配置
141
5.3.21.2
计时
143
144
145
5.3.21.3
仿真和调试
147
148
5.3.21.4
系统
150
5.3.21.5
VMON
152
5.3.21.6
保留
154
5.3.22
UART
156
157
158
159
160
161
5.3.23
XBAR
163
164
5.4
引脚连接要求
6
规格
6.1
绝对最大额定值
6.2
静电放电 (ESD) 扩展汽车等级
6.3
静电放电 (ESD) 工业等级
6.4
上电小时数 (POH) 摘要
6.4.1
汽车温度曲线
6.5
建议运行条件
6.6
运行性能点
6.7
功耗摘要
6.7.1
功耗 - 最大值
6.7.2
功耗 - 典型值
6.7.3
功耗 - 牵引逆变器
6.8
电气特性
6.8.1
数字和模拟 IO 电气特性
6.8.2
模数转换器特性
6.8.2.1
模数转换器 (ADC)
6.8.2.2
旋转变压器模数转换器 (ADC_R)
6.8.2.3
ADC 输入模型
6.8.3
比较器子系统 A (CMPSSA)
6.8.4
比较器子系统 B (CMPSSB)
6.8.5
数模转换器 (DAC)
6.8.6
电源管理单元 (PMU)
6.8.7
安全比较器
6.8.8
安全系统
6.9
一次性可编程 (OTP) 电子保险丝的 VPP 规格
6.9.1
VPP 规格
6.9.2
硬件要求
6.9.3
编程序列
6.9.4
对硬件保修的影响
6.10
热阻特性
6.10.1
封装热特性
6.11
时序和开关特性
6.11.1
时序参数和信息
6.11.2
电源时序
6.11.2.1
加电和复位时序
6.11.2.1.1
电源复位时序说明
6.11.2.2
下电时序
6.11.3
系统时序
6.11.3.1
系统时序条件
6.11.3.2
复位时序
6.11.3.2.1
PORz 时序要求
207
6.11.3.2.2
WARMRSTn 开关特性
209
6.11.3.2.3
WARMRSTn 时序要求
211
6.11.3.3
安全信号时序
6.11.3.3.1
SAFETY_ERRORn 开关特性
214
6.11.4
时钟规格
6.11.4.1
输入时钟/振荡器
6.11.4.1.1
晶体振荡器 (XTAL) 参数
6.11.4.1.2
外部时钟特性
6.11.5
外设
6.11.5.1
2 端口千兆位以太网 MAC (CPSW)
6.11.5.1.1
CPSW MDIO 时序
6.11.5.1.1.1
CPSW MDIO 时序条件
6.11.5.1.1.2
CPSW MDIO 时序要求
6.11.5.1.1.3
CPSW MDIO 开关特性
225
6.11.5.1.2
CPSW RGMII 时序
6.11.5.1.2.1
CPSW RGMII 时序条件
6.11.5.1.2.2
CPSW RGMII[x]_RCLK 时序要求 – RGMII 模式
6.11.5.1.2.3
CPSW RGMII[x]_RD[3:0] 和 RGMII[x]_RCTL 时序要求
230
6.11.5.1.2.4
CPSW RGMII[x]_TCLK 开关特性 – RGMII 模式
6.11.5.1.2.5
CPSW RGMII[x]_TD[3:0] 和 RGMII[x]_TCTL 开关特性 – RGMII 模式
233
6.11.5.1.3
CPSW RMII 时序
6.11.5.1.3.1
CPSW RMII 时序条件
6.11.5.1.3.2
CPSW RMII[x]_REFCLK 时序要求 – RMII 模式
237
6.11.5.1.3.3
CPSW RMII[x]_RXD[1:0]、RMII[x]_CRS_DV 和 RMII[x]_RXER 时序要求 – RMII 模式
239
6.11.5.1.3.4
CPSW RMII[x]_TXD[1:0] 和 RMII[x]_TXEN 开关特性 – RMII 模式
241
6.11.5.2
增强型捕获 (eCAP)
6.11.5.2.1
ECAP 时序条件
6.11.5.2.2
ECAP 时序要求
245
6.11.5.2.3
ECAP 开关特性
247
6.11.5.3
增强型脉宽调制 (ePWM)
6.11.5.3.1
EPWM 时序条件
6.11.5.3.2
EPWM 时序要求
251
6.11.5.3.3
EPWM 开关特性
253
6.11.5.3.4
EPWM 特性
6.11.5.4
增强型正交编码器脉冲 (eQEP)
6.11.5.4.1
EQEP 时序条件
6.11.5.4.2
EQEP 时序要求
258
6.11.5.4.3
EQEP 开关特性
6.11.5.5
快速串行接口 (FSI)
6.11.5.5.1
FSI 时序条件
6.11.5.5.2
FSIRX 时序要求
263
6.11.5.5.3
FSIRX 开关特性
6.11.5.5.4
FSITX 开关特性
266
6.11.5.5.5
FSITX SPI 信令模式开关特性
268
6.11.5.6
通用输入/输出 (GPIO)
6.11.5.6.1
GPIO 时序条件
6.11.5.6.2
GPIO 时序要求
6.11.5.6.3
GPIO 开关特性
6.11.5.7
内部集成电路 (I2C)
6.11.5.7.1
I2C
6.11.5.8
本地互连网络 (LIN)
6.11.5.8.1
LIN 时序条件
6.11.5.8.2
LIN 时序要求
6.11.5.8.3
LIN 开关特性
6.11.5.9
模块化控制器局域网 (MCAN)
6.11.5.9.1
MCAN 时序条件
6.11.5.9.2
MCAN 开关特性
6.11.5.10
串行外设接口 (SPI)
6.11.5.10.1
SPI 时序条件
6.11.5.10.2
SPI 控制器模式时序要求
285
6.11.5.10.3
SPI 控制器模式开关特性(时钟相位 = 0)
287
6.11.5.10.4
SPI 外设模式时序要求
289
6.11.5.10.5
SPI 外设模式开关特性
291
6.11.5.11
多媒体卡/安全数字 (MMCSD)
6.11.5.11.1
MMC 时序条件
6.11.5.11.2
MMC 时序要求 - SD 卡默认速度模式
295
6.11.5.11.3
MMC 开关特性 - SD 卡默认速度模式
297
6.11.5.11.4
MMC 时序要求 - SD 卡高速模式
299
6.11.5.11.5
MMC 开关特性 - SD 卡高速模式
301
6.11.5.12
八进制串行外设接口 (OSPI)
6.11.5.12.1
OSPI 时序条件
6.11.5.12.2
OSPI PHY 模式
6.11.5.12.2.1
具有 PHY 数据训练的 OSPI0
6.11.5.12.2.1.1
用于 PHY 数据训练的 OSPI DLL 延迟映射
6.11.5.12.2.1.2
OSPI 时序要求 – PHY 数据训练
308
6.11.5.12.2.1.3
OSPI 开关特性 - PHY 数据训练
310
6.11.5.12.2.2
无数据训练的 OSPI0
6.11.5.12.2.2.1
OSPI0 PHY SDR 时序
6.11.5.12.2.2.1.1
PHY SDR 时序模式的 OSPI DLL 延迟映射
6.11.5.12.2.2.1.2
OSPI 时序要求 - PHY SDR 模式
315
6.11.5.12.2.2.1.3
OSPI 开关特性 – PHY SDR 模式
317
6.11.5.12.2.2.2
OSPI0 PHY DDR 时序
6.11.5.12.2.2.2.1
PHY DDR 时序模式的 OSPI DLL 延迟映射
6.11.5.12.2.2.2.2
OSPI 时序要求 - PHY DDR 模式
321
6.11.5.12.2.2.2.3
OSPI 开关特性 – PHY DDR 模式
323
6.11.5.12.3
OSPI Tap 模式
6.11.5.12.3.1
OSPI0 Tap SDR 时序
6.11.5.12.3.1.1
OSPI 时序要求 – Tap SDR 模式
327
6.11.5.12.3.1.2
OSPI 开关特性 – Tap SDR 模式
329
6.11.5.12.3.2
OSPI0 Tap DDR 时序
6.11.5.12.3.2.1
OSPI 时序要求 – Tap DDR 模式
332
6.11.5.12.3.2.2
(OSPI 开关特性 – Tap DDR 模式)
334
6.11.5.13
可编程实时单元和工业用通信子系统 (PRU-ICSS)
6.11.5.13.1
PRU-ICSS 可编程实时单元 (PRU)
6.11.5.13.1.1
PRU-ICSS PRU 时序条件
6.11.5.13.1.2
PRU-ICSS PRU 开关特性 - 直接输出模式
339
6.11.5.13.1.3
PRU-ICSS PRU 时序要求 - 并行采集模式
341
6.11.5.13.1.4
PRU-ICSS PRU 时序要求 - 移入模式
343
6.11.5.13.1.5
PRU-ICSS PRU 开关特性 - 移出模式
345
6.11.5.13.2
PRU-ICSS PRU Σ-Δ 和外设接口
6.11.5.13.2.1
PRU-ICSS PRU Σ-Δ 和外设接口时序条件
6.11.5.13.2.2
PRU-ICSS PRU 时序要求 - Σ-Δ 模式
349
6.11.5.13.2.3
PRU-ICSS PRU 时序要求 - 外设接口模式
351
6.11.5.13.2.4
PRU-ICSS PRU 开关特性 - 外设接口模式
353
6.11.5.13.3
PRU-ICSS 脉宽调制 (PWM)
6.11.5.13.3.1
PRU-ICSS PWM 时序条件
6.11.5.13.3.2
PRU-ICSS PWM 开关特性
357
6.11.5.13.4
PRU-ICSS 工业以太网外设 (IEP)
6.11.5.13.4.1
PRU-ICSS IEP 时序条件
6.11.5.13.4.2
PRU-ICSS IEP 时序要求- 通过 SYNCx 验证输入
361
6.11.5.13.4.3
PRU-ICSS IEP 时序要求 - 数字 IO
363
6.11.5.13.4.4
PRU-ICSS IEP 时序要求 - LATCHx_IN
365
6.11.5.13.5
PRU-ICSS 通用异步接收器/发送器 (UART)
6.11.5.13.5.1
PRU-ICSS UART 时序条件
6.11.5.13.5.2
PRU-ICSS UART 时序要求
6.11.5.13.5.3
PRU-ICSS UART 开关特性
370
6.11.5.13.6
PRU-ICSS 增强型捕获外设 (ECAP)
6.11.5.13.6.1
PRU-ICSS ECAP 时序条件
6.11.5.13.6.2
PRU-ICSS ECAP 时序要求
374
6.11.5.13.6.3
PRU-ICSS ECAP 开关特性
376
6.11.5.13.7
PRU-ICSS MDIO 和 MII
6.11.5.13.7.1
PRU-ICSS MDIO 时序
6.11.5.13.7.1.1
PRU-ICSS MDIO 时序条件
6.11.5.13.7.1.2
PRU-ICSS MDIO 时序要求
6.11.5.13.7.1.3
PRU-ICSS MDIO 开关特性
382
6.11.5.13.7.2
PRU-ICSS MII 时序
6.11.5.13.7.2.1
PRU-ICSS MII 时序条件
6.11.5.13.7.2.2
PRU-ICSS MII 时序要求 - MII[x]_RX_CLK
386
6.11.5.13.7.2.3
PRU-ICSS MII 时序要求 – MII[x]_RXD[3:0]、MII[x]_RX_DV 和 MII[x]_RX_ER
388
6.11.5.13.7.2.4
PRU-ICSS MII 开关特性 - MII[x]_TX_CLK
390
6.11.5.13.7.2.5
PRU-ICSS MII 开关特性 - MII[x]_TXD[3:0] 和 MII[x]_TXEN
392
6.11.5.14
Σ-Δ 滤波器模块 (SDFM)
6.11.5.14.1
SDFM 时序条件
6.11.5.14.2
SDFM 开关特性
6.11.5.15
通用异步收发器 (UART)
6.11.5.15.1
UART 时序条件
6.11.5.15.2
UART 时序要求
6.11.5.15.3
UART 开关特性
400
6.11.6
仿真和调试
6.11.6.1
JTAG
6.11.6.1.1
JTAG 时序条件
6.11.6.1.2
JTAG 时序要求
6.11.6.1.3
JTAG 开关特性
406
6.11.6.2
布线
6.11.6.2.1
调试布线时序条件
6.11.6.2.2
调试布线开关特性
410
6.12
去耦电容器要求
6.12.1
去耦电容器要求
7
详细说明
7.1
概述
7.2
处理器子系统
7.2.1
Arm Cortex-R5F 子系统
8
应用、实施和布局
8.1
器件连接和布局基本准则
8.1.1
外部振荡器
8.1.2
JTAG、仿真和跟踪
8.1.3
封装内闪存 (ZCZ_F) 的 OSPI 连接
9
器件和文档支持
9.1
器件命名规则
9.1.1
标准封装编号法
9.1.2
器件命名约定
9.2
工具与软件
9.3
文档支持
9.4
支持资源
9.5
商标
9.6
静电放电警告
9.7
术语表
10
修订历史记录
11
机械、封装和可订购信息
封装选项
机械数据 (封装 | 引脚)
ZCZ|324
MPBGA29A
散热焊盘机械数据 (封装 | 引脚)
订购信息
zhcstn3c_oa
6.11.5.12.2.1.1
用于 PHY 数据训练的 OSPI DLL 延迟映射
模式
OSPI_PHY_CONFIGURATION_REG 位字段
延迟值
发送
所有模式
PHY_CONFIG_TX_DLL_DELAY_FLD
(1)
接收
所有模式
PHY_CONFIG_RX_DLL_DELAY_FLD
(2)
(1)
发送由训练软件确定的 DLL 延迟值
(2)
接收由训练软件确定的 DLL 延迟值