ZHCSTN3B October   2023  – March 2024 AM263P4 , AM263P4-Q1

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 Device Comparison
    1. 4.1 Related Products
  6. 5 Terminal Configuration and Functions
    1. 5.1 Pin Diagram
      1. 5.1.1 ZCZ_C Pin Diagram
      2. 5.1.2 ZCZ_S Pin Diagram
      3. 5.1.3 ZCZ_F Pin Diagram
    2. 5.2 Pin Attributes
      1.      14
      2.      15
    3. 5.3 Signal Descriptions
      1.      17
      2. 5.3.1  ADC
        1.       19
        2.       20
        3.       21
        4.       22
        5.       23
        6. 5.3.1.1 ADC-CMPSS Signal Connections
      3. 5.3.2  ADC Resolver
        1.       26
        2.       27
        3.       28
      4. 5.3.3  ADC_CAL
        1.       30
      5. 5.3.4  ADC VREF
        1.       32
      6. 5.3.5  CPSW
        1.       34
        2.       35
        3.       36
        4.       37
        5.       38
        6.       39
        7.       40
      7. 5.3.6  CPTS
        1.       42
      8. 5.3.7  DAC
        1.       44
      9. 5.3.8  EPWM
        1.       46
        2.       47
        3.       48
        4.       49
        5.       50
        6.       51
        7.       52
        8.       53
        9.       54
        10.       55
        11.       56
        12.       57
        13.       58
        14.       59
        15.       60
        16.       61
        17.       62
        18.       63
        19.       64
        20.       65
        21.       66
        22.       67
        23.       68
        24.       69
        25.       70
        26.       71
        27.       72
        28.       73
        29.       74
        30.       75
        31.       76
        32.       77
      10. 5.3.9  EQEP
        1.       79
        2.       80
        3.       81
      11. 5.3.10 FSI
        1.       83
        2.       84
        3.       85
        4.       86
        5.       87
        6.       88
        7.       89
        8.       90
      12. 5.3.11 GPIO
        1.       92
      13. 5.3.12 I2C
        1.       94
        2.       95
        3.       96
        4.       97
        5.       98
      14. 5.3.13 LIN
        1.       100
        2.       101
        3.       102
        4.       103
        5.       104
      15. 5.3.14 MCAN
        1.       106
        2.       107
        3.       108
        4.       109
        5.       110
        6.       111
        7.       112
        8.       113
      16. 5.3.15 SPI (MCSPI)
        1.       115
        2.       116
        3.       117
        4.       118
        5.       119
        6.       120
        7.       121
        8.       122
      17. 5.3.16 MMC
        1.       124
      18. 5.3.17 OSPI (Shared)
        1.       126
      19. 5.3.18 Power Supply
        1.       128
      20. 5.3.19 PRU-ICSS
        1.       130
        2.       131
        3.       132
        4.       133
        5.       134
      21. 5.3.20 SDFM
        1.       136
        2.       137
      22. 5.3.21 System and Miscellaneous
        1. 5.3.21.1 Boot Mode Configuration
          1.        140
        2. 5.3.21.2 Clocking
          1.        142
          2.        143
          3.        144
        3. 5.3.21.3 Emulation and Debug
          1.        146
          2.        147
        4. 5.3.21.4 SYSTEM
          1.        149
        5. 5.3.21.5 VMON
          1.        151
        6. 5.3.21.6 Reserved
          1.        153
      23. 5.3.22 UART
        1.       155
        2.       156
        3.       157
        4.       158
        5.       159
        6.       160
      24. 5.3.23 XBAR
        1.       162
        2.       163
    4.     Pin Connectivity Requirements
  7. 6 Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  Electrostatic Discharge (ESD) Extended Automotive Ratings
    3. 6.3  Electrostatic Discharge (ESD) Industrial Ratings
    4. 6.4  Power-On Hours (POH) Summary
      1. 6.4.1 Automotive Temperature Profile
    5. 6.5  Recommended Operating Conditions
    6. 6.6  Operating Performance Points
    7. 6.7  Power Consumption Summary
      1. 6.7.1 Power Consumption - Maximum
    8. 6.8  Electrical Characteristics
      1. 6.8.1 Digital and Analog IO Electrical Characteristics
      2. 6.8.2 Analog to Digital Converter Characteristics
        1. 6.8.2.1 Analog-to-Digital Converter (ADC)
        2. 6.8.2.2 Resolver Analog-to-Digital Converter (ADC_R)
        3. 6.8.2.3 ADC Input Model
      3. 6.8.3 Comparator Subsystem A (CMPSSA)
      4. 6.8.4 Comparator Subsystem B (CMPSSB)
      5. 6.8.5 Digital-to-Analog Converter (DAC)
      6. 6.8.6 Power Management Unit (PMU)
      7. 6.8.7 Safety Comparators
    9. 6.9  VPP Specifications for One-Time Programmable (OTP) eFuses
      1. 6.9.1 VPP Specifications
      2. 6.9.2 Hardware Requirements
      3. 6.9.3 Programming Sequence
      4. 6.9.4 Impact to Your Hardware Warranty
    10. 6.10 Thermal Resistance Characteristics
      1. 6.10.1 Package Thermal Characteristics
    11. 6.11 Timing and Switching Characteristics
      1. 6.11.1 Timing Parameters and Information
      2. 6.11.2 Power Supply Sequencing
        1. 6.11.2.1 Power-On and Reset Sequencing
          1. 6.11.2.1.1 Power Reset Sequence Description
        2. 6.11.2.2 Power-Down Sequencing
      3. 6.11.3 System Timing
        1. 6.11.3.1 System Timing Conditions
        2. 6.11.3.2 Reset Timing
          1. 6.11.3.2.1 PORz Timing Requirements
          2.        203
          3. 6.11.3.2.2 WARMRSTn Switching Characteristics
          4.        205
          5. 6.11.3.2.3 WARMRSTn Timing Requirements
          6.        207
        3. 6.11.3.3 Safety Signal Timing
          1. 6.11.3.3.1 SAFETY_ERRORn Switching Characteristics
          2.        210
      4. 6.11.4 Clock Specifications
        1. 6.11.4.1 Input Clocks / Oscillators
          1. 6.11.4.1.1 Crystal Oscillator (XTAL) Parameters
          2. 6.11.4.1.2 External Clock Characteristics
      5. 6.11.5 Peripherals
        1. 6.11.5.1  2-port Gigabit Ethernet MAC (CPSW)
          1. 6.11.5.1.1 CPSW MDIO Timing
            1. 6.11.5.1.1.1 CPSW MDIO Timing Conditions
            2. 6.11.5.1.1.2 CPSW MDIO Timing Requirements
            3. 6.11.5.1.1.3 CPSW MDIO Switching Characteristics
            4.         221
          2. 6.11.5.1.2 CPSW RGMII Timing
            1. 6.11.5.1.2.1 CPSW RGMII Timing Conditions
            2. 6.11.5.1.2.2 CPSW RGMII[x]_RCLK Timing Requirements - RGMII Mode
            3. 6.11.5.1.2.3 CPSW RGMII[x]_RD[3:0], and RGMII[x]_RCTL Timing Requirements
            4.         226
            5. 6.11.5.1.2.4 CPSW RGMII[x]_TCLK Switching Characteristics - RGMII Mode
            6. 6.11.5.1.2.5 CPSW RGMII[x]_TD[3:0], and RGMII[x]_TCTL Switching Characteristics - RGMII Mode
            7.         229
          3. 6.11.5.1.3 CPSW RMII Timing
            1. 6.11.5.1.3.1 CPSW RMII Timing Conditions
            2. 6.11.5.1.3.2 CPSW RMII[x]_REFCLK Timing Requirements - RMII Mode
            3.         233
            4. 6.11.5.1.3.3 CPSW RMII[x]_RXD[1:0], RMII[x]_CRS_DV, and RMII[x]_RXER Timing Requirements - RMII Mode
            5.         235
            6. 6.11.5.1.3.4 CPSW RMII[x]_TXD[1:0], and RMII[x]_TXEN Switching Characteristics - RMII Mode
            7.         237
        2. 6.11.5.2  Enhanced Capture (eCAP)
          1. 6.11.5.2.1 ECAP Timing Conditions
          2. 6.11.5.2.2 ECAP Timing Requirements
          3.        241
          4. 6.11.5.2.3 ECAP Switching Characteristics
          5.        243
        3. 6.11.5.3  Enhanced Pulse Width Modulation (ePWM)
          1. 6.11.5.3.1 EPWM Timing Conditions
          2. 6.11.5.3.2 EPWM Timing Requirements
          3.        247
          4. 6.11.5.3.3 EPWM Switching Characteristics
          5.        249
          6.        EPWM Characteristics
        4. 6.11.5.4  Enhanced Quadrature Encoder Pulse (eQEP)
          1. 6.11.5.4.1 EQEP Timing Conditions
          2. 6.11.5.4.2 EQEP Timing Requirements
          3.        254
          4. 6.11.5.4.3 EQEP Switching Characteristics
        5. 6.11.5.5  Fast Serial Interface (FSI)
          1. 6.11.5.5.1 FSI Timing Conditions
          2. 6.11.5.5.2 FSIRX Timing Requirements
          3.        259
          4. 6.11.5.5.3 FSIRX Switching Characteristics
          5. 6.11.5.5.4 FSITX Switching Characteristics
          6.        262
          7. 6.11.5.5.5 FSITX SPI Signaling Mode Switching Characteristics
          8.        264
        6. 6.11.5.6  General Purpose Input/Output (GPIO)
          1. 6.11.5.6.1 GPIO Timing Conditions
          2. 6.11.5.6.2 GPIO Timing Requirements
          3. 6.11.5.6.3 GPIO Switching Characteristics
        7. 6.11.5.7  Inter-Integrated Circuit (I2C)
          1. 6.11.5.7.1 I2C
        8. 6.11.5.8  Local Interconnect Network (LIN)
          1. 6.11.5.8.1 LIN Timing Conditions
          2. 6.11.5.8.2 LIN Timing Requirements
          3. 6.11.5.8.3 LIN Switching Characteristics
        9. 6.11.5.9  Modular Controller Area Network (MCAN)
          1. 6.11.5.9.1 MCAN Timing Conditions
          2. 6.11.5.9.2 MCAN Switching Characteristics
        10. 6.11.5.10 Serial Peripheral Interface (SPI)
          1. 6.11.5.10.1 SPI Timing Conditions
          2. 6.11.5.10.2 SPI Controller Mode Timing Requirements
          3.        281
          4. 6.11.5.10.3 SPI Controller Mode Switching Characteristics (Clock Phase = 0)
          5.        283
          6. 6.11.5.10.4 SPI Peripheral Mode Timing Requirements
          7.        285
          8. 6.11.5.10.5 SPI Peripheral Mode Switching Characteristics
          9.        287
        11. 6.11.5.11 Multi-Media Card/Secure Digital (MMCSD)
          1. 6.11.5.11.1 MMC Timing Conditions
          2. 6.11.5.11.2 MMC Timing Requirements - SD Card Default Speed Mode
          3.        291
          4. 6.11.5.11.3 MMC Switching Characteristics - SD Card Default Speed Mode
          5.        293
          6. 6.11.5.11.4 MMC Timing Requirements - SD Card High Speed Mode
          7.        295
          8. 6.11.5.11.5 MMC Switching Characteristics - SD Card High Speed Mode
          9.        297
        12. 6.11.5.12 Octal Serial Peripheral Interface (OSPI)
          1. 6.11.5.12.1 OSPI Timing Conditions
          2. 6.11.5.12.2 OSPI PHY Mode
            1. 6.11.5.12.2.1 OSPI0 With PHY Data Training
              1. 6.11.5.12.2.1.1 OSPI DLL Delay Mapping for PHY Data Training
              2. 6.11.5.12.2.1.2 OSPI Timing Requirements - PHY Data Training
              3.          304
              4. 6.11.5.12.2.1.3 OSPI Switching Characteristics - PHY Data Training
              5.          306
            2. 6.11.5.12.2.2 OSPI0 Without Data Training
              1. 6.11.5.12.2.2.1 OSPI0 PHY SDR Timing
                1. 6.11.5.12.2.2.1.1 OSPI DLL Delay Mapping for PHY SDR Timing Modes
                2. 6.11.5.12.2.2.1.2 OSPI Timing Requirements - PHY SDR Mode
                3.           311
                4. 6.11.5.12.2.2.1.3 OSPI Switching Characteristics - PHY SDR Mode
                5.           313
              2. 6.11.5.12.2.2.2 OSPI0 PHY DDR Timing
                1. 6.11.5.12.2.2.2.1 OSPI DLL Delay Mapping for PHY DDR Timing Modes
                2. 6.11.5.12.2.2.2.2 OSPI Timing Requirements - PHY DDR Mode
                3.           317
                4. 6.11.5.12.2.2.2.3 OSPI Switching Characteristics - PHY DDR Mode
                5.           319
          3. 6.11.5.12.3 OSPI Tap Mode
            1. 6.11.5.12.3.1 OSPI0 Tap SDR Timing
              1. 6.11.5.12.3.1.1 OSPI Timing Requirements - Tap SDR Mode
              2.          323
              3. 6.11.5.12.3.1.2 OSPI Switching Characteristics - Tap SDR Mode
              4.          325
            2. 6.11.5.12.3.2 OSPI0 Tap DDR Timing
              1. 6.11.5.12.3.2.1 OSPI Timing Requirements - Tap DDR Mode
              2.          328
              3. 6.11.5.12.3.2.2 OSPI Switching Characteristics - Tap DDR Mode
              4.          330
        13. 6.11.5.13 Programmable Real-Time Unit and Industrial Communication Subsystem (PRU-ICSS)
          1. 6.11.5.13.1 PRU-ICSS Programmable Real-Time Unit (PRU)
            1. 6.11.5.13.1.1 PRU-ICSS PRU Timing Conditions
            2. 6.11.5.13.1.2 PRU-ICSS PRU Switching Characteristics - Direct Output Mode
            3.         335
            4. 6.11.5.13.1.3 PRU-ICSS PRU Timing Requirements - Parallel Capture Mode
            5.         337
            6. 6.11.5.13.1.4 PRU-ICSS PRU Timing Requirements - Shift In Mode
            7.         339
            8. 6.11.5.13.1.5 PRU-ICSS PRU Switching Characteristics - Shift Out Mode
            9.         341
          2. 6.11.5.13.2 PRU-ICSS PRU Sigma Delta and Peripheral Interface
            1. 6.11.5.13.2.1 PRU-ICSS PRU Sigma Delta and Peripheral Interface Timing Conditions
            2. 6.11.5.13.2.2 PRU-ICSS PRU Timing Requirements - Sigma Delta Mode
            3.         345
            4. 6.11.5.13.2.3 PRU-ICSS PRU Timing Requirements - Peripheral Interface Mode
            5.         347
            6. 6.11.5.13.2.4 PRU-ICSS PRU Switching Characteristics - Peripheral Interface Mode
            7.         349
          3. 6.11.5.13.3 PRU-ICSS Pulse Width Modulation (PWM)
            1. 6.11.5.13.3.1 PRU-ICSS PWM Timing Conditions
            2. 6.11.5.13.3.2 PRU-ICSS PWM Switching Characteristics
            3.         353
          4. 6.11.5.13.4 PRU-ICSS Industrial Ethernet Peripheral (IEP)
            1. 6.11.5.13.4.1 PRU-ICSS IEP Timing Conditions
            2. 6.11.5.13.4.2 PRU-ICSS IEP Timing Requirements - Input Validated with SYNCx
            3.         357
            4. 6.11.5.13.4.3 PRU-ICSS IEP Timing Requirements - Digital IOs
            5.         359
            6. 6.11.5.13.4.4 PRU-ICSS IEP Timing Requirements - LATCHx_IN
            7.         361
          5. 6.11.5.13.5 PRU-ICSS Universal Asynchronous Receiver Transmitter (UART)
            1. 6.11.5.13.5.1 PRU-ICSS UART Timing Conditions
            2. 6.11.5.13.5.2 PRU-ICSS UART Timing Requirements
            3. 6.11.5.13.5.3 PRU-ICSS UART Switching Characteristics
            4.         366
          6. 6.11.5.13.6 PRU-ICSS Enhanced Capture Peripheral (ECAP)
            1. 6.11.5.13.6.1 PRU-ICSS ECAP Timing Conditions
            2. 6.11.5.13.6.2 PRU-ICSS ECAP Timing Requirements
            3.         370
            4. 6.11.5.13.6.3 PRU-ICSS ECAP Switching Characteristics
            5.         372
          7. 6.11.5.13.7 PRU-ICSS MDIO and MII
            1. 6.11.5.13.7.1 PRU-ICSS MDIO Timing
              1. 6.11.5.13.7.1.1 PRU-ICSS MDIO Timing Conditions
              2. 6.11.5.13.7.1.2 PRU-ICSS MDIO Timing Requirements
              3. 6.11.5.13.7.1.3 PRU-ICSS MDIO Switching Characteristics
              4.          378
            2. 6.11.5.13.7.2 PRU-ICSS MII Timing
              1. 6.11.5.13.7.2.1 PRU-ICSS MII Timing Conditions
              2. 6.11.5.13.7.2.2 PRU-ICSS MII Timing Requirements - MII[x]_RX_CLK
              3.          382
              4. 6.11.5.13.7.2.3 PRU-ICSS MII Timing Requirements - MII[x]_RXD[3:0], MII[x]_RX_DV, and MII[x]_RX_ER
              5.          384
              6. 6.11.5.13.7.2.4 PRU-ICSS MII Switching Characteristics - MII[x]_TX_CLK
              7.          386
              8. 6.11.5.13.7.2.5 PRU-ICSS MII Switching Characteristics - MII[x]_TXD[3:0] and MII[x]_TXEN
              9.          388
        14. 6.11.5.14 Sigma Delta Filter Module (SDFM)
          1. 6.11.5.14.1 SDFM Timing Conditions
          2. 6.11.5.14.2 SDFM Switching Characteristics
        15. 6.11.5.15 Universal Asynchronous Receiver/Transmitter (UART)
          1. 6.11.5.15.1 UART Timing Conditions
          2. 6.11.5.15.2 UART Timing Requirements
          3. 6.11.5.15.3 UART Switching Characteristics
          4.        396
      6. 6.11.6 Emulation and Debug
        1. 6.11.6.1 JTAG
          1. 6.11.6.1.1 JTAG Timing Conditions
          2. 6.11.6.1.2 JTAG Timing Requirements
          3. 6.11.6.1.3 JTAG Switching Characteristics
          4.        402
        2. 6.11.6.2 Trace
          1. 6.11.6.2.1 Debug Trace Timing Conditions
          2. 6.11.6.2.2 Debug Trace Switching Characteristics
          3.        406
    12. 6.12 Decoupling Capacitor Requirements
      1. 6.12.1 Decoupling Capacitor Requirements
  8. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Processor Subsystems
      1. 7.2.1 Arm Cortex-R5F Subsystem
  9. 8 Applications, Implementation, and Layout
    1. 8.1 Device Connection and Layout Fundamentals
      1. 8.1.1 External Oscillator
      2. 8.1.2 JTAG, EMU, and TRACE
      3. 8.1.3 OSPI Connections for Flash in Package (ZCZ_F)
  10. 9 Device and Documentation Support
    1. 9.1 Device Nomenclature
      1. 9.1.1 Standard Package Symbolization
      2. 9.1.2 Device Naming Convention
    2. 9.2 Tools and Software
    3. 9.3 Documentation Support
    4. 9.4 Support Resources
    5. 9.5 Trademarks
    6. 9.6 Electrostatic Discharge Caution
    7. 9.7 Glossary
  11. 10Revision History
  12. 11Mechanical, Packaging, and Orderable Information

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

处理器内核：

  • 单核、双核和四核 Arm®Cortex®-R5F MCU，每个内核运行频率高达 400MHz
    • 16KB 指令缓存，每个 CPU 内核具有 64 位 ECC
    • 16KB 数据缓存，每个 CPU 内核具有 32 位 ECC
    • 256KB 紧耦合存储器 (TCM)，每个 CPU 内核集群具有 32 位 ECC
    • 支持锁步或双核模式的集群
  • 用于加速三角函数的三角函数加速器 (TMU)
    • 多达 4x，每个 R5F MCU 内核一个

存储器子系统：

  • 3MB 片上 RAM (OCSRAM)
    • 6 组 x 512KB
    • ECC 错误保护
    • 内部 DMA 引擎支持
    • 用于外部存储器的远程 L2 高速缓存，软件可编程，每个 CPU 内核高达 128KB

片上系统 (SoC) 服务和架构：

  • 1 个 EDMA，支持数据移动功能
  • 支持从以下接口启动器件：
    • UART（主/备）
    • QSPI NOR 闪存 (4S/1S)（主）
    • OSPI NOR 闪存（8S 50MHz SDR Mode0，8S 25MHz DDR XSPI)（主要)
  • 处理器间通信模块
    • 用于同步多核上运行的进程的自旋锁模块
    • 通过 CTRLMMR 寄存器实现的 MAILBOX 功能
  • 通过时间同步和比较事件中断路由器支持中央平台时间同步 (CPTS)

闪存接口：

  • 1 个采用 OptiFlash 存储器技术且具有就地执行 (XIP) 支持的闪存子系统
    • 1 个八路串行外设接口 (OSPI)，高达 133MHz SDR 和 DDR
  • 1 个 4 位多媒体卡/安全数字 (MMC/SD) 接口

通用连接：

  • 6 个通用异步接收器/发送器 (UART)
  • 8 个串行外设接口 (SPI) 控制器
  • 5 个本地互联网络 (LIN) 端口
  • 4 个内部集成电路 (I2C) 端口
  • 8 个支持 CAN-FD 的模块化控制器局域网 (MCAN) 模块
  • 4 个快速串行接口发送器 (FSITX)
  • 4 个快速串行接口接收器 (FSIRX)
  • 多达 139 个通用 I/O (GPIO) 引脚

传感和驱动：

  • 实时控制子系统 (CONTROLSS)
  • 灵活的输入/输出交叉开关 (XBAR)
  • 5 个 12 位模数转换器 (ADC)
    • 6 输入 SAR ADC，高达 4MSPS
      • 6 个单端通道或
      • 3 个差分通道
    • 高度可配置的 ADC 数字逻辑
      • XBAR 转换启动 (SOC) 触发
      • 用户定义的采样保持 (S+H)
      • 灵活的后处理块 (PPB)
  • 1 个旋转变压器，具有多达 2 个旋转变压器数字转换器和专用 ADC
    • 2 个 12 位 ADC 也可用于通用用途
      • 4 输入 SAR ADC，高达 3MSPS
        • 4 个单端通道或
        • 2 个差分通道
  • 带 A 类可编程 DAC 基准的 10 个模拟比较器 (CMPSSA)
  • 带 B 类可编程 DAC 基准的 10 个模拟比较器 (CMPSSB)
  • 1 个 12 位数模转换器 (DAC)
  • 32 个脉宽调制 (EPWM) 模块
    • 单或双 PWM 通道
    • 高级 PWM 配置
    • 扩展的 HRPWM 时间分辨率
  • 16 个增强型捕捉 (ECAP) 模块
  • 3 个增强型正交编码器脉冲 (EQEP) 模块
  • 2 个 4 通道 Σ-Δ 滤波器模块 (SDFM)
  • 额外的信号多路复用交叉开关 (XBAR)

工业连接：

  • 可编程实时单元 (PRU-SS) 和
    PRU 工业通信子系统 (PRU-ICSS)
    • 双核可编程实时单元子系统 (PRU0/PRU1)
      • 确定性硬件
      • 动态固件
    • 每个 PRU 具有 20 通道增强型输入 (eGPI)
    • 每个 PRU 具有 20 通道增强型输出 (eGPO)
    • 嵌入式外设和存储器
      • 1 个 UART、1 个 ECAP
      • 1 个 MDIO、1 个 IEP
      • 1 个 32KB 共享通用 RAM
      • 2 个 8KB 共享数据 RAM
      • 每个 PRU 1 个 16KB IRAM
      • 暂存器 (SPAD)、MAC/CRC
    • 数字编码器和 Σ-Δ 控制环路
    • PRU-ICSS 支持高级工业协议，包括：
      • EtherCAT®、Ethernet/IP™、
      • PROFINET®、IO-Link®，可供订购
    • 专用中断控制器 (INTC)
    • 动态 CONTROLSS XBAR 集成

高速接口：

  • 集成以太网交换机支持最多两个外部端口
    • MII (10/100)、RMII (10/100) 或 RGMII (10/100/1000)
    • IEEE 1588（2008 附件 D、E 和 F）及 802.1AS PTP
    • 第 45 条 MDIO PHY 管理规范
    • 512 个基于 ALE 引擎的数据包分类器
    • 基于优先级的流量控制，数据包大小高达 2KB
    • 四个 CPU 硬件中断节奏
    • 硬件中的 IP/UDP/TCP 校验和卸载

安全性：

  • 支持 Auto SHE 1.1/EVITA 的硬件安全模块 (HSM)
  • 安全启动支持
    • 器件接管保护
    • 硬件强制可信根
    • 经认证的引导
    • 软件防回滚保护
  • 调试安全
    • 仅在通过正确的身份验证后才能安全调试器件
    • 能够禁用器件调试功能
  • 器件 ID 和密钥管理
    • 支持 OTP 存储器 (FUSEROM)
      • 存储根密钥和其他安全字段
    • 独立的 EFUSE 控制器和 FUSE ROM
    • 公共设备唯一标识符 (UID)
  • 存储器保护单元 (MPU)
    • 每个 Cortex®-R5F 内核具有专用的 Arm® MPU
    • 系统 MPU - 出现在 SoC 中的各种接口上（MPU 或防火墙）
    • 8-16 个可编程区域
      • 启用/特权 ID
      • 起始/结束地址
      • 读取/写入/可缓存
      • 安全/非安全
  • 加解密加速
    • 支持 DMA 的加解密内核
    • AES - 128/192/256 位密钥大小
    • SHA2 - 256/384/512 位支持
    • 带有伪真随机数生成器的 DRBG
    • 可在 RSA/ECC 处理中提供帮助的 PKA（公钥加速器）

功能安全：

  • 支持设计具有功能安全要求的系统
    • 具有指定 SAFETY_ERRORn 引脚的错误信令模块 (ESM)
    • 计算临界存储器具有 ECC 或奇偶校验
    • CPU 和片上 RAM 的内置自检 (BIST) 和故障注入
    • 运行时内部诊断模块，包括电压、温度和时钟监控，窗口式看门狗计时器，用于存储器完整性检查的 CRC 引擎
  • 以符合功能安全标准为目标 [工业]
    • 专为功能安全应用开发
    • 可提供用于 IEC 61508 功能安全系统设计的文档
    • 以系统能力达到 SIL-3 级为目标
    • 以硬件完整性达到 SIL-3 级为目标
    • 安全相关认证
      • 计划通过 IEC 61508 认证
  • 以符合功能安全标准为目标 [汽车]
    • 专为功能安全应用开发
    • 可提供用于 ISO 26262 功能安全系统设计的文档
    • 以系统功能达到 ASIL-D 级为目标
    • 以硬件完整性达到 ASIL-D 级为目标
    • 安全相关认证
      • 计划通过 ISO 26262 认证

优化的电源管理解决方案

  • 推荐的 TPS653860-Q1 电源管理 IC (PMIC)
    • 专为满足器件电源要求而设计的配套 PMIC
    • 灵活的映射和出厂编程配置，支持多种不同的用例

技术/封装：

  • 符合面向汽车应用的 AEC-Q100 标准
  • 45nm 技术
  • ZCZ 封装
    • 兼容 AM263x (ZCZ-C)
      • 与 AM263x 引脚对引脚兼容选项
    • AM263Px 旋转变压器（传感器）(ZCZ-S)
    • AM263Px SIP 旋转变压器（传感器）(ZCZ-S)
      • 封装中包含 1 个内部连接的 64Mb ISSI IS25LX064-LWLA3 OSPI 闪存器件；高达 133MHz 的 SDR 和 DDR
    • 324 引脚 NFBGA
    • 15.0mm x 15.0mm
    • 0.8mm 间距