ZHCSXO1 December   2024 LMX2624-SP

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  基准振荡器输入
      2. 6.3.2  基准路径
        1. 6.3.2.1 OSCin 倍频器 (OSC_2X)
        2. 6.3.2.2 R 预分频器 (PLL_R_PRE)
        3. 6.3.2.3 R 后分频器 (PLL_R)
      3. 6.3.3  状态机时钟
      4. 6.3.4  PLL 相位检测器和电荷泵
      5. 6.3.5  N 分频器和分数分频电路
      6. 6.3.6  MUXout 引脚
        1. 6.3.6.1 用于回读的串行数据输出
        2. 6.3.6.2 锁定检测指示器设置为“VCOcal”或“VTUNE 和 VCOcal”类型
      7. 6.3.7  VCO（压控振荡器）
        1. 6.3.7.1 VCO 校准
          1. 6.3.7.1.1 双缓冲（影子寄存器）
        2. 6.3.7.2 看门狗特性
        3. 6.3.7.3 RECAL 特性
        4. 6.3.7.4 确定 VCO 增益
      8. 6.3.8  通道分频器
      9. 6.3.9  输出静音引脚和乒乓方法
      10. 6.3.10 输出频率倍频器
      11. 6.3.11 输出缓冲器
      12. 6.3.12 断电模式
      13. 6.3.13 引脚模式整数频率生成
      14. 6.3.14 处理未使用的引脚
      15. 6.3.15 相位同步
        1. 6.3.15.1 一般概念
        2. 6.3.15.2 SYNC 的应用类别
        3. 6.3.15.3 使用 SYNC 的过程
        4. 6.3.15.4 SYNC 输入引脚
      16. 6.3.16 相位调整
      17. 6.3.17 相位调整和相位同步的精细调整
      18. 6.3.18 SYSREF
        1. 6.3.18.1 可编程字段
        2. 6.3.18.2 输入和输出引脚格式
          1. 6.3.18.2.1 SYSREF 输出格式
        3. 6.3.18.3 示例
        4. 6.3.18.4 SYSREF 过程
    4. 6.4 器件功能模式
    5. 6.5 编程
      1. 6.5.1 建议的初始上电序列
      2. 6.5.2 更改频率的建议顺序
  8. 7 寄存器映射
    1. 7.1 器件寄存器
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 OSCin 配置
      2. 8.1.2 OSCin 压摆率
      3. 8.1.3 射频输出缓冲器功率控制
      4. 8.1.4 射频输出缓冲器上拉
      5. 8.1.5 互补侧的射频输出处理
        1. 8.1.5.1 未使用输出的单端端接
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
      3. 8.4.3 PCB 布局上的封装示例
      4. 8.4.4 辐射环境
        1. 8.4.4.1 电离总剂量
        2. 8.4.4.2 单粒子效应
  10. 9 器件和文档支持
    1. 9.1 器件支持
      1. 9.1.1 开发支持
    2. 9.2 文档支持
      1. 9.2.1 相关文档
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 工程样片
    2. 11.2 封装选项附录
    3. 11.3 卷带包装信息
6.3.7.1.1 双缓冲（影子寄存器）

双缓冲（也称为“影子寄存器”）允许用户对多个寄存器进行编程，而无需让它们实际生效。然后当 R0 寄存器被编程后，这些寄存器就会生效。如果想要快速改变频率并且需要多次寄存器写入，这将特别有用。当 DBLBUF_EN = 1 时，会为与 VCO、倍频器、PLL、输出多路复用器和通道分频器相关的寄存器启用双缓冲。有关寄存器的更多详细信息，请参阅寄存器映射部分。

对于无辅助方法，只需设置 VCO_SEL=7 即可。对于部分辅助，可以通过根据频率更改 VCO_SEL 位来提高 VCO 校准速度。请注意，该频率不是实际的 VCO 内核范围，而是倾向于选择 VCO。这不仅是 VCO 校准速度的更好选择，而且是实现可靠锁定所必需的。

表 6-5 部分辅助的最小 VCO_SEL
fVCO VCO 内核（最小值）
7500 - 8600MHz VCO1
8600 - 9900MHz VCO2
9900 - 10800MHz VCO3
10800MHz 至 11900MHz VCO4
11900 - 13000MHz VCO5
13000 - 14000MHz VCO6
14000 - 15000MHz VCO7

为了获得更快的校准时间，请使用上表中建议的最小 VCO 内核。下表以粗体显示了此选项的典型 VCO 校准时间，并显示了在选择高于所需的 VCO 内核时，校准时间会增加多长时间。请注意，这些校准时间特定于这些已指定且位于两个内核边界的 fOSC 和 fPD 条件，有时校准时间会增加。

表 6-6 fOSC = 100MHz 和 fPD = 200MHz 时的典型校准时间 (µs)
fVCO VCO_SEL#OL_ENF_TDS_RDC
VCO7 VCO6 VCO5 VCO4 VCO3 VCO2 VCO1
8.1GHz 650 614 620 376 256 243 191
9.3GHz 606 589 587 335 196 177 无效
10.4GHz 598 579 570 338 177 无效
11.4GHz 543 540 530 284 无效
12.5GHz 396 346 300 无效
13.6GHz 262 218 无效
14.7GHz 164 无效
表 6-7 fOSC = 100MHz 和 fPD = 200MHz 时的典型校准时间 (µs)
fVCO VCO_SEL(1)
VCO7 VCO6 VCO5 VCO4 VCO3 VCO2 VCO1
8.1GHz 854 828 822 579 451 437 393
9.3GHz 819 800 794 551 401 380 无效
10.4GHz 808 786 781 551 388 无效
11.4GHz 767 745 743 494 无效
12.5GHz 603 560 513 无效
13.6GHz 469 426 无效
14.7GHz 385 无效
(1) 基于 VCO_SEL。其中包括典型环路带宽的模拟锁定时间。