一般来说，布局指南与大多数其他 PLL 器件相似。以下是一些具体的指南。
- GND 引脚可以在封装上路由回 DAP。
- OSCin 引脚在内部偏置，并且必须是交流耦合。
- 如果不使用，则 SysRefReq 可以接地到 DAP。
- 为了在 200kHz 至 1MHz 范围内获得更优 VCO 相位噪声，将至少为 3.3nF 的电容器放置在最靠近 Vtune 引脚的位置。如果这个较大的电容器会限制环路带宽，则可以减小此值（例如减小到 1.5nF），但代价是会增加 VCO 相位噪声。
- 对于输出，使上拉元件尽可能靠近引脚，并在差分对的每一侧使用相同的元件。
- 如果需要单端输出，则另一端必须具有相同的负载和上拉电阻。但是，可以通过将互补侧通过过孔路由到电路板的另一侧来优化使用侧的布线。在这一侧，使用相同的上拉电阻并使负载看起来与使用的一侧相同。
- 确认器件上的 DAP 通过多个过孔良好接地，最好是铜填充。
- 有一个与 LMX2624-SP 裸露焊盘一样大的散热焊盘。在散热焊盘上添加过孔以更大限度地提高散热性能。
- 使用低损耗介电材料，例如 Rogers 4350B，以获得出色输出功率。