ZHCSXO1 December   2024 LMX2624-SP

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  基准振荡器输入
      2. 6.3.2  基准路径
        1. 6.3.2.1 OSCin 倍频器 (OSC_2X)
        2. 6.3.2.2 R 预分频器 (PLL_R_PRE)
        3. 6.3.2.3 R 后分频器 (PLL_R)
      3. 6.3.3  状态机时钟
      4. 6.3.4  PLL 相位检测器和电荷泵
      5. 6.3.5  N 分频器和分数分频电路
      6. 6.3.6  MUXout 引脚
        1. 6.3.6.1 用于回读的串行数据输出
        2. 6.3.6.2 锁定检测指示器设置为“VCOcal”或“VTUNE 和 VCOcal”类型
      7. 6.3.7  VCO（压控振荡器）
        1. 6.3.7.1 VCO 校准
          1. 6.3.7.1.1 双缓冲（影子寄存器）
        2. 6.3.7.2 看门狗特性
        3. 6.3.7.3 RECAL 特性
        4. 6.3.7.4 确定 VCO 增益
      8. 6.3.8  通道分频器
      9. 6.3.9  输出静音引脚和乒乓方法
      10. 6.3.10 输出频率倍频器
      11. 6.3.11 输出缓冲器
      12. 6.3.12 断电模式
      13. 6.3.13 引脚模式整数频率生成
      14. 6.3.14 处理未使用的引脚
      15. 6.3.15 相位同步
        1. 6.3.15.1 一般概念
        2. 6.3.15.2 SYNC 的应用类别
        3. 6.3.15.3 使用 SYNC 的过程
        4. 6.3.15.4 SYNC 输入引脚
      16. 6.3.16 相位调整
      17. 6.3.17 相位调整和相位同步的精细调整
      18. 6.3.18 SYSREF
        1. 6.3.18.1 可编程字段
        2. 6.3.18.2 输入和输出引脚格式
          1. 6.3.18.2.1 SYSREF 输出格式
        3. 6.3.18.3 示例
        4. 6.3.18.4 SYSREF 过程
    4. 6.4 器件功能模式
    5. 6.5 编程
      1. 6.5.1 建议的初始上电序列
      2. 6.5.2 更改频率的建议顺序
  8. 7 寄存器映射
    1. 7.1 器件寄存器
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 OSCin 配置
      2. 8.1.2 OSCin 压摆率
      3. 8.1.3 射频输出缓冲器功率控制
      4. 8.1.4 射频输出缓冲器上拉
      5. 8.1.5 互补侧的射频输出处理
        1. 8.1.5.1 未使用输出的单端端接
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
      3. 8.4.3 PCB 布局上的封装示例
      4. 8.4.4 辐射环境
        1. 8.4.4.1 电离总剂量
        2. 8.4.4.2 单粒子效应
  10. 9 器件和文档支持
    1. 9.1 器件支持
      1. 9.1.1 开发支持
    2. 9.2 文档支持
      1. 9.2.1 相关文档
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 工程样片
    2. 11.2 封装选项附录
    3. 11.3 卷带包装信息

7.1 器件寄存器

表 7-1 列出了器件寄存器的存储器映射寄存器。表 7-1 中未列出的所有寄存器偏移地址都应视为保留的位置，并且不得修改寄存器内容。

表 7-1 器件寄存器
偏移 首字母缩写词 寄存器名称 部分
0h R0 节 7.1.1
1h R1 节 7.1.2
2h R2 节 7.1.3
3h R3 节 7.1.4
4h R4 节 7.1.5
5h R5 节 7.1.6
6h R6 节 7.1.7
7h R7 节 7.1.8
8h R8 节 7.1.9
9h R9 节 7.1.10
Ah R10 节 7.1.11
Bh R11 节 7.1.12
Ch R12 节 7.1.13
Dh R13 节 7.1.14
Eh R14 节 7.1.15
Fh R15 节 7.1.16
10h R16 节 7.1.17
11h R17 节 7.1.18
12h R18 节 7.1.19
13h R19 节 7.1.20
14h R20 节 7.1.21
16h R22 节 7.1.22
17h R23 节 7.1.23
1Eh R30 节 7.1.24
1Fh R31 节 7.1.25
20h R32 节 7.1.26
22h R34 节 7.1.27
23h R35 节 7.1.28
4Fh R79 节 7.1.29

复杂的位访问类型经过编码可适应小型表单元。表 7-2 展示了适用于此部分中访问类型的代码。

表 7-2 器件访问类型代码
访问类型 代码 说明
读取类型
R R 读取
写入类型
W W 写入
复位或默认值
-n 复位后的值或默认值

7.1.1 R0 寄存器（偏移 = 0h）[复位 = B3CCh]

表 7-3 展示了 R0。

返回到汇总表。

表 7-3 R0 寄存器字段说明
位 字段 类型 复位 说明
15 RESERVED R/W 0h 无描述
14 VCO_PHASE_SYNC_EN R/W 0h 相位同步使能。相位同步引脚的上升沿触发相位同步
13 DBLR_ACAL_EN R/W 1h 启用倍频器幅度校准
0h = 倍增
12 DBLR_FCAL_EN R/W 1h 启用倍频器频率校准
0h = 禁用倍增校准
1h = 启用倍频器校准（reg0 写入）
11 ADR_HOLD R/W 0h 保存 SPI 块读取/写入的地址。
0h = 地址由 ASCEND 确定
1h = 地址由 HOLD 确定（优先级高于 ASCEND）
10 ASCEND R/W 0h SPI 块写入的寄存器更新方向
0h = 地址降序
1h = 地址升序
9-8 OPBUF_MUTE R/W 3h 对于校准期间使通道 A 或 B 取消静音
0h = 在 FCAL 期间 RFOUTB 不静音
1h = 在 FCAL 期间 RFOUTB 静音
7-6 FCAL_SHIFT_LEFT R/W 3h 将 Nb4R、Rb4N（校准）频率减小 2FCAL_SHIFT_LEFT。
可根据 PFD 频率 (Fpd) 进行设置
0h = Fpd ≤ 100MHz
1h = 100MHz < Fpd ≤ 150MHz
2h = 150MHz < Fpd ≤ 200MHz
3h = Fpd > 200MHz
5-4 FCAL_SHIFT_RIGHT R/W 0h 在频率校准期间将 Nb4R、Rb4N（校准）频率增大 2FCAL_SHIFT_RIGHT。
[如果 PostR 满足以下条件则有效：k*2FCAL_SHIFT_RIGHT]
可根据 PFD 频率 (Fpd) 进行设置
0h = Fpd ≥ 10MHz
1h = 5MHz ≥ Fpd < 10MHz
2h = 2.5MHz ≥ Fpd < 5MHz
3h = Fpd < 2.5MHz
3 ACAL_EN R/W 1h 启用幅度校准。这仅在频率校准期间发生
0h = 无幅度校准
1h = 幅度校准与频率校准
2 FCAL_EN R/W 1h 如果此位设置为 1，则写入 reg0 会触发 VCO 频率校准
0h = Reg0 写入不触发校准
1h = Reg0 写入触发频率校准
1 复位 R/W 0h 将所有寄存器复位为默认值
0h = 正常运行
1h = 写入 1，触发复位。此寄存器会自行恢复为 0，但在 TICSPro 中，必须写入 0 才能使寄存器恢复为默认值
0 POWERDOWN R/W 0h 使器件断电
0h = 正常运行
1h = 器件断电

7.1.2 R1 寄存器（偏移 = 1h）[复位 = 10CBh]

表 7-4 展示了 R1。

返回到汇总表。

表 7-4 R1 寄存器字段说明
位 字段 类型 复位 说明
15 未披露 R 0h 将该字段编程为 0x0。
14 PH_SYNC_EN R/W 0h 通过 MASH SEED 启用微调输出延迟的信号
0h = 禁用
1h = 启用
13 GLOBAL_READBACK R/W 0h 寄存器回读控制
0h = 读取写入的寄存器值
1h = 读取 AS 寄存器的状态机值
12 LD_LOCK_EN R/W 1h 锁定检测类型。
在 VCO 完成校准且 LD_DLY 超时计数器结束后，VCOCal 锁定检测置为高电平输出。
当 VCOCAL 锁定检测将信号置为有效且 VCO 的调谐电压在可接受的限制范围内（持续监控 VTUNE 电压）时，VTUNE 和 VCOCal 锁定检测将置为高电平输出。
0h = VCOCal 锁定检测
1h = VCOCal 和 VTUNE 锁定检测
11 MUTEB_POLARITY R/W 0h 选择 MUTEB 引脚是高电平有效还是低电平有效。
0h = 当引脚为高电平时静音
1h = 当引脚为低电平时静音
10 MUTEA_POLARITY R/W 0h 选择 MUTEA 引脚是高电平有效还是低电平有效。
MUTEA 极性
0h = 引脚为高电平时静音
1h = 引脚为低电平时静音
9 MUTEB_SEL R/W 0h 选择是通过引脚还是寄存器使路径 B 静音。
0h = 引脚
1h = 寄存器
8 MUTEA_SEL R/W 0h 选择是通过引脚还是寄存器使路径 A 静音。
0h = 引脚
1h = 寄存器
7 OUTBUFFB_MUTE R/W 1h 将路径 B 静音
0h = RFOUTB 不静音
1h = RFOUTB 静音
6 OUTBUFFA_MUTE R/W 1h 使路径 A 静音
0h = RFOUTA 不静音
1h = RFOUTA 静音
5 OUTBUFFB_PD R/W 0h 关断路径 B 输出缓冲器
0h = OUTBUFFB 上电
1h = OUTBUFFB 关断
4 OUTBUFFA_PD R/W 0h 关断路径 A 输出缓冲器
0h = OUTBUFFA 上电
1h = OUTBUFFA 关断
3 DBLR_PD R/W 1h 关断倍频器
0h = 倍频器上电
1h = 倍频器关断
2-0 SMCLK_DIV R/W 3h 数字时钟源自 OSC_IN 时钟，该时钟可升至高达 800MHz。此寄存器用于将时钟输入限制为数字，以便达到以下最大可接受频率：
SM_CLK = 50MHz
SM_CLK = OSCIN clock/(2^<SM_CLK_DIV>)
0h = /1（对于 OSCIN ≤ 50MHz 的情况）
1h = /2（对于 OSCIN ≤ 100MHz 的情况）/2
2h = /4（对于 OSCIN ≤ 200MHz 的情况）
3h = /8（对于 OSCIN ≤ 400MHz 的情况）
4h = /16（对于 OSCIN ≤ 800MHz 的情况）
5h = /32（对于 OSCIN ≥ 800MHz 的情况）

7.1.3 R2 寄存器（偏移 = 2h）[复位 = 0F3Fh]

表 7-5 展示了 R2。

返回到汇总表。

表 7-5 R2 寄存器字段说明
位 字段 类型 复位 说明
15-11 未披露 R/W 1h 将该字段编程为 0x1。
10-6 CP2P5V_IUP R/W 1Ch 电荷泵增益 (UP)
0h = 未使用
1h = 未使用
2h = 3mA
3h = 3mA
4h = 1.5mA
5-3 OUTBUFFB_DACCTRL R/W 7h OUTBUFFB 末级中的控制电流 (daccode)
0h = 2.5mA
1h = 5mA
2h = 7.5mA
3h = 10mA
4h = 12.5mA
5h = 15mA
6h = 17.5mA
7h = 20mA
2-0 OUTBUFFA_DACCTRL R/W 7h OUTBUFFA 末级中的控制电流 (daccode)
0h = 2.5mA
1h = 5mA
2h = 7.5mA
3h = 10mA
4h = 12.5mA
5h = 15mA
6h = 17.5mA
7h = 20mA

7.1.4 R3 寄存器（偏移 = 3h）[复位 = 5040h]

表 7-6 展示了 R3。

返回到汇总表。

表 7-6 R3 寄存器字段说明
位 字段 类型 复位 说明
15-14 OUTBUFFB_MUXSEL R/W 1h 选择 OUTBUFFB 配置
0h = CHDIV
1h = VCO
2h = 无效
3h = SYSREF
13-12 OUTBUFFA_MUXSEL R/W 1h 选择 OUTBUFFA 配置
0h = CHDIV
1h = VCO
2h = DBLR
3h = 无效
11 OUTMUX_PIN_CTRL R/W 0h 决定是否需要通过 OUTMUX 引脚或 OUTBUFFA/B_MUXSEL 控制 OUTMUX 选择
0h = 通过引脚控制
1h = 通过寄存器控制
10-5 PFD_DLY R/W 2h 可编程相位检测器延迟。这必须根据 VCO 频率、分数阶
和 N 分频器值进行编程
DLY = (PFD_DLY_SEL + 3)*4*VCO_cycle
0h = 不使用 PFD_DLY_SEL
1h = 16 个 VCO 周期
2h = 20 个 VCO 周期
3h = 24 个 VCO 周期
4h = ...
3Fh = 264 个 VCO 周期
4-0 CHDIV R/W 0h 通道分频器（等效分频）控制通道分频器每个段的分频器值
0h = 不适用
1h = /2
2h = /4
3h = /6
4h = /8
5h = /12
6h = /8
7h = /24
8h = /32
9h = /48
Ah = /64
Bh = /96
Ch = /128
Dh = /192
Eh = /256
Fh = /384
10h = /512
11h = /768
12h = /1024
13h = /1536

7.1.5 R4 寄存器（偏移 = 4h）[复位 = 0710h]

表 7-7 展示了 R4。

返回到汇总表。

表 7-7 R4 寄存器字段说明
位 字段 类型 复位 说明
15 未披露 R 0h 将该字段编程为 0x0。
14 VCO_CAPCTRL_FORCE R/W 0h 允许通过手动对 VCO_CAPCTRL 寄存器进行编程来强制设置 VCO Capcode 值
13 VCO_IDAC_FORCE R/W 0h 允许强制将 VCODACISET 设置为 VCODACISET 寄存器中编程的值
12 VCO_SEL_FORCE R/W 0h 允许强制 VCO_SEL 值手动选择 VCO
11 QUICK_STRT_EN R/W 0h 校准从先前的 capcode (VCO_CAPCTRL)、VCO (VCO_SEL) 和 IDAC 代码 (VCODACISET) 开始，以实现快速校准
10 FAST_ACAL_EN R/W 1h 快速 ACAL 启用
0h = 禁用快速 ACAL
1h = 启用快速 ACAL
9 FAST_FCAL_EN R/W 1h 快速 FCAL 启用
0h = 禁用快速 FCAL
1h = 启用快速 FCAL
8-0 未披露 R/W 110h 将该字段编程为 0x110。

7.1.6 R5 寄存器（偏移 = 5h）[复位 = 0F2Ch]

表 7-8 展示了 R5。

返回到汇总表。

表 7-8 R5 寄存器字段说明
位 字段 类型 复位 说明
15-13 MASH_ORDER R/W 0h 决定 MASH 阶次。
根据所用的“N”值和频率，MASH 阶次存在限制。
0h = MASH 禁用
1h = 一阶
2h = 二阶
3h = 三阶
4h = 四阶
6Fh => 无效
12 FULL_ASSIST R/W 0h 在完全辅助模式下强制 VCO 和 Dblr 设置，以避免校准。
VCO 和倍频器为以下寄存器获取用户编程的值 - VCO_SEL、VCO_CAPCODE、VCODACISET、DBLR1_PD、DBLR_AMP_CAPCTRL、DBLR_AMP_DACCTRL、DBLR_PREGEN_AMP_CAPCTRL、DBLR_PREGEN_AMP_DACCTRL
11-9 VCO_SEL R/W 7h 用户指定的起始 VCO。
如果未写入任何值，校准从 VCO7（默认值）开始，否则校准始终从 VCO7 开始
0h => 无效
1h = VCO1
2h = VCO2
3h = VCO3
7h = VCO7
8-0 VCO_IDAC R/W 12Ch VCO 的 IDAC 位设置。增加额外的 4uA 偏置电流

7.1.7 R6 寄存器（偏移 = 6h）[复位 = 41BFh]

表 7-9 展示了 R6。

返回到汇总表。

表 7-9 R6 寄存器字段说明
位 字段 类型 复位 说明
15 未披露 R 0h 将该字段编程为 0x0。
14-13 DBLR_AMP1_DACCTRL R/W 2h 控制倍频器放大器中的 daccode。根据 dblr 校准后的回读来对该位进行编码。
12-9 DBLR_AMP_CAPCTRL R/W 0h 控制倍频器放大器中的 capcode。根据 dblr 校准后的回读来对该位进行编码。
8 DBLR1_PD R/W 1h 为倍频器禁用 path1。需要覆盖。
0h = Doubler1 路径上电
1h = Doubler1 路径断电
7-0 VCO_CAPCTRL R/W BFh VCO0-7 的 capcode。可用范围为 191 到 0。

7.1.8 R7 寄存器（偏移 = 7h）[复位 = 7D40h]

表 7-10 展示了 R7。

返回到汇总表。

表 7-10 R7 寄存器字段说明
位 字段 类型 复位 说明
15 未披露 R 0h 将该字段编程为 0x0。
14-7 FASTCHG_CYCLES R/W FAh 控制在 full_assist 或双缓冲模式下写入 reg0 后，快速充电处于开启状态的 SM 周期数。建议时间 = 5us
1h = 1SM 时钟周期
2h = 2SM 周期
FFh = 255 SM 时钟周期
6-4 DBLR_PREGEN_AMP_DACCTRL R/W 4h 控制倍频器前置驱动器放大器中的 daccode。根据 dblr 校准后的回读来对该位进行编码。
3-0 DBLR_PREGEN_AMP_CAPCTRL R/W 0h 控制倍频器前置驱动器放大器中的 capcode。根据 dblr 校准后的回读来对该位进行编码。

7.1.9 R8 寄存器（偏移 = 8h）[复位 = 0046h]

表 7-11 展示了 R8。

返回到汇总表。

表 7-11 R8 寄存器字段说明
位 字段 类型 复位 说明
15-0 PLL_N[15:0] R/W 46h NDIV 的整数部分 (LSB)

7.1.10 R9 寄存器（偏移 = 9h）[复位 = 0000h]

表 7-12 展示了 R9。

返回到汇总表。

表 7-12 R9 寄存器字段说明
位 字段 类型 复位 说明
15-13 PLL_N[18:16] R/W 0h N MASH 的高 3 位，总共 19 位，分为 16 + 3
12-0 RESERVED R/W 0h 无描述

7.1.11 R10 寄存器（偏移 = Ah）[复位 = DA80h]

表 7-13 展示了 R10。

返回到汇总表。

表 7-13 R10 寄存器字段说明
位 字段 类型 复位 说明
15-0 MASH_DEN[15:0] R/W DA80h MASH 分数的分母 (LSB)

7.1.12 R11 寄存器（偏移 = Bh）[复位 = FD51h]

表 7-14 展示了 R11。

返回到汇总表。

表 7-14 R11 寄存器字段说明
位 字段 类型 复位 说明
15-0 MASH_DEN[31:16] R/W FD51h MASH 分数的分母 (MSB)

7.1.13 R12 寄存器（偏移 = Ch）[复位 = 0000h]

表 7-15 展示了 R12。

返回到汇总表。

表 7-15 R12 寄存器字段说明
位 字段 类型 复位 说明
15-0 MASH_SEED[15:0] R/W 0h MASH SEED (LSB) 设置分数引擎的初始状态。对于产生相移和分数杂散优化非常有用。

7.1.14 R13 寄存器（偏移 = Dh）[复位 = 0000h]

表 7-16 展示了 R13。

返回到汇总表。

表 7-16 R13 寄存器字段说明
位 字段 类型 复位 说明
15-0 MASH_SEED[31:16] R/W 0h Mash seed (MSB)

7.1.15 R14 寄存器（偏移 = Eh）[复位 = 0000h]

表 7-17 展示了 R14。

返回到汇总表。

表 7-17 R14 寄存器字段说明
位 字段 类型 复位 说明
15-0 MASH_NUM[15:0] R/W 0h MASH 分数的分子 (LSB)

7.1.16 R15 寄存器（偏移 = Fh）[复位 = 0000h]

表 7-18 展示了 R15。

返回到汇总表。

表 7-18 R15 寄存器字段说明
位 字段 类型 复位 说明
15-0 MASH_NUM[31:16] R/W 0h MASH 分数的分子 (MSB)

7.1.17 R16 寄存器（偏移 = 10h）[复位 = 0001h]

表 7-19 展示了 R16。

返回到汇总表。

表 7-19 R16 寄存器字段说明
位 字段 类型 复位 说明
15-9 未披露 R 0h 将该字段编程为 0x0。
8 DBL_BUF_EN R/W 0h 双缓冲让用户可以对多个寄存器进行编程，而无需在写入 R0 之前使它们实际生效
0h = 禁用双缓冲
1h = 启用倍频器缓冲
7-0 RDIV_POST R/W 1h R 后分频器值
1h = /1
2h = /2
FFh = /255

7.1.18 R17 寄存器（偏移 = 11h）[复位 = 1001h]

表 7-20 展示了 R17。

返回到汇总表。

表 7-20 R17 寄存器字段说明
位 字段 类型 复位 说明
15-13 RESERVED R/W 0h 无描述
12 REF_Doubler_EN R/W 1h 基准路径中倍频器的寄存器控制。
0h = 禁用 REF 路径倍频器
1h = 启用倍频器
11-0 RDIV_PRE R/W 1h R 预分频器值（前 8 位）
保留所有其他位。
1h = /1
2h = /2
80h = /128

7.1.19 R18 寄存器（偏移 = 12h）[复位 = 0030h]

表 7-21 展示了 R18。

返回到汇总表。

表 7-21 R18 寄存器字段说明
位 字段 类型 复位 说明
15-5 SYSREF_DIV R/W 1h Fout = Fin/(2*SYSREF_DIV + 4)
0h = /4
1h = /6
2h = /8
3h = /10
7FFh = /4098
4-2 SYSREF_PRE_DIV R/W 4h SYSREF 输入时钟分频器多路复用器
0h = 1 分频
1h = 2 分频
2h = 4 分频
1 SYSREF_EN R/W 0h 这是一个主信号，用于启用包括中继器模式在内的整个 SYSREF 模块
0h = 禁用 SYSREF 模块
1h = 启用 SYSREF 模块
0 SYSREF_MODE R/W 0h 将器件设置为主模式或中继器模式。
0h = 主模式（内部生成的 sysref）
1h = 启用中继器模式（通常在外部器件生成 sysref 信号并需要由器件“传递”时启用）

7.1.20 R19 寄存器（偏移 = 13h）[复位 = 01F8h]

表 7-22 展示了 R19。

返回到汇总表。

表 7-22 R19 寄存器字段说明
位 字段 类型 复位 说明
15 未披露 R 0h 将该字段编程为 0x0。
14-9 JESD_DAC2 R/W 0h SYSREF 输出的可编程延迟
8-3 JESD_DAC1 R/W 3Fh 该寄存器位表示要启用的 DAC 级，每个寄存器组表示 63 个级，每个代码对应于最终输出中的延迟步长。
2 SYSREF_RPTR_NONSYNCMODE_EN R/W 0h 在中继器非同步模式下启用 sysref
0h = 器件处于 SYNC 模式
1h = 如果选择了中继器模式，则器件处于非同步模式
1 未披露 R/W 0h 将该字段编程为 0x0。
0 SYSREF_PULSE_EN R/W 0h 将器件设置为连续 sysref 脉冲或固定数量的脉冲。脉冲数通过 SYSREF_RPT_CNT 寄存器来编程。
0h = 连续模式
1h = 脉冲模式

7.1.21 R20 寄存器（偏移 = 14h）[复位 = 0000h]

表 7-23 展示了 R20。

返回到汇总表。

表 7-23 R20 寄存器字段说明
位 字段 类型 复位 说明
15-12 SYSREF_PULSE_CNT R/W 0h 在 N-shot 模式下用于确定 SYSREF 输出存在的周期数。将此值设置为零是允许的状态，但在实际应用中并不推荐。
1h = 1 个脉冲
2h = 2 个脉冲
Fh = 15 个脉冲
11-6 JESD_DAC4 R/W 0h SYSREF 输出的可编程延迟
5-0 JESD_DAC3 R/W 0h SYSREF 输出的可编程延迟

7.1.22 R22 寄存器（偏移 = 16h）[复位 = 0001h]

表 7-24 展示了 R22。

返回到汇总表。

表 7-24 R22 寄存器字段说明
位 字段 类型 复位 说明
15-8 未披露 R 0h 将该字段编程为 0x0。
7 未披露 R/W 0h 将该字段编程为 0x0。
6-0 MUXOUT_TM_SEL R/W 1h 用户调试
0h = lock_detect
1h = lock_detect
2h = Refout 时钟（已分频）
3h = SM 时钟

7.1.23 R23 寄存器（偏移 = 17h）[复位 = 09C4h]

表 7-25 展示了 R23。

返回到汇总表。

表 7-25 R23 寄存器字段说明
位 字段 类型 复位 说明
15-0 LD_DLY R/W 9C4h 对于 VCOCal 锁定检测，这是在校准完成后，VCOCal 锁定检测置为高电平之前增加的 SM 周期。

7.1.24 R30 寄存器（偏移 = 1Eh）[复位 = D6D8h]

表 7-26 展示了 R30。

返回到汇总表。

表 7-26 R30 寄存器字段说明
位 字段 类型 复位 说明
15-0 MASH_RST_COUNT[15:0] R/W D6D8h 用于应用复位脉冲的 MASH 计数器（低 16 位）

7.1.25 R31 寄存器（偏移 = 1Fh）[复位 = 0000h]

表 7-27 展示了 R31。

返回到汇总表。

表 7-27 R31 寄存器字段说明
位 字段 类型 复位 说明
15-0 MASH_RST_COUNT[31:16] R/W 0h 用于应用复位脉冲（高 16 位）的 MASH 计数器 - 16 位无符号整数
此延迟用于确认仅在使用相位同步时锁定器件后才向 MASH 电路提供可靠的复位。这进而确认在多器件同步场景中维持相同的 MASH 输出序列。延迟必须至少设置为 PLL 锁定时间的四倍。此延迟以状态机时钟周期表示。
其中一个周期等于 2SM_CLK_DIV/Fosc

7.1.26 R32 寄存器（偏移 = 20h）[复位 = 026Fh]

表 7-28 展示了 R32。

返回到汇总表。

表 7-28 R32 寄存器字段说明
位 字段 类型 复位 说明
15-10 RESERVED R/W 0h 无描述
9-3 WD_DLY R/W 4Dh 内部看门狗计时器的延迟。计时器在内部乘以 214。50MHz SM CLK 的默认值为 25ms。
2-0 WD_CNTRL R/W 7h 看门狗控制
0h = 禁用数字看门狗。
1h = 看门狗触发 1 次
2h = 看门狗触发最多 2 次
3h = 看门狗触发最多 3 次
4h = 看门狗触发最多 4 次
5h = 看门狗触发最多 5 次
6h = 看门狗触发最多 6 次
7h = 看门狗根据需要无限次地重新触发，没有任何限制。

7.1.27 R34 寄存器（偏移 = 22h）[复位 = 00F1h]

表 7-29 展示了 R34。

返回到汇总表。

表 7-29 R34 寄存器字段说明
位 字段 类型 复位 说明
15-0 rb_VER_ID R F1h 回读：版本 ID

7.1.28 R35 寄存器（偏移 = 23h）[复位 = 0000h]

表 7-30 展示了 R35。

返回到汇总表。

表 7-30 R35 寄存器字段说明
位 字段 类型 复位 说明
15-6 RESERVED R/W 0h 无描述
5 rb_LD_VTUNELO_CMPO R 0h 回读：锁定检测低电平比较器输出
4 rb_LD_VTUNEHI_CMPO R 0h 回读：锁定检测高电平比较器输出
3-1 rb_VCO_SELECT_RB R 0h 回读：指示当前选定的 VCO
0 rb_VCO_CT_CAL_RUNNING R 0h 回读：如果 FCAL 正在运行，则为高电平

7.1.29 R79 寄存器（偏移 = 4Fh）[复位 = 0003h]

表 7-31 展示了 R79。

返回到汇总表。

表 7-31 R79 寄存器字段说明
位 字段 类型 复位 说明
15 未披露 R 0h 将该字段编程为 0x0。
14-0 未披露 R/W 3h 将该字段编程为 0x3。