ZHCACX0A december   2022  – july 2023 AM6411 , AM6412 , AM6421 , AM6422 , AM6441 , AM6442

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 简介
    1. 1.1 开始电路板设计之前的准备工作
    2. 1.2 处理器（器件）选型
      1. 1.2.1 紧耦合存储器 (TCM) 的可用性
    3. 1.3 技术文档
    4. 1.4 设计文档
  5. 2 方框图
    1. 2.1 创建方框图
    2. 2.2 选择引导模式
    3. 2.3 确认引脚复用（多路复用兼容性）
  6. 3 电源
    1. 3.1 电源架构
      1. 3.1.1 集成式电源架构
      2. 3.1.2 分立式电源架构
    2. 3.2 电源轨
      1. 3.2.1 内核电源
      2. 3.2.2 外设电源
      3. 3.2.3 IO 组（处理器 IO 组）的内部 LDO
      4. 3.2.4 双电压 IO（LVCMOS IO/处理器 IO）
      5. 3.2.5 用于 SDIO 的双电压动态开关 I/O
      6. 3.2.6 VPP（电子保险丝 ROM 编程电源）
    3. 3.3 确定电路板电源要求
    4. 3.4 电源滤波器
    5. 3.5 电源去耦和大容量电容
      1. 3.5.1 PDN 目标阻抗说明
    6. 3.6 电源时序
    7. 3.7 电源诊断
    8. 3.8 电源监控
  7. 4 计时
    1. 4.1 系统时钟输入
    2. 4.2 未使用的时钟输入
    3. 4.3 时钟输出
    4. 4.4 单端时钟源
    5. 4.5 晶体选型
  8. 5 JTAG（联合测试行动组）
    1. 5.1 JTAG/仿真
      1. 5.1.1 JTAG/仿真的配置
        1. 5.1.1.1 AM64x
        2. 5.1.1.2 AM243x
      2. 5.1.2 JTAG/仿真的实现
      3. 5.1.3 JTAG 端接
  9. 6 配置（处理器）和初始化（处理器和器件）
    1. 6.1 处理器复位
    2. 6.2 引导模式配置的锁存
    3. 6.3 附加器件复位
    4. 6.4 看门狗计时器
  10. 7 外设
    1. 7.1 跨域选择外设
    2. 7.2 存储器
      1. 7.2.1 处理器 DDR 子系统和器件寄存器配置
    3. 7.3 媒体和数据存储接口
    4. 7.4 以太网接口
      1. 7.4.1 通用平台 3 端口千兆位以太网交换机 (CPSW3G)
      2. 7.4.2 可编程实时单元和工业通信子系统 - 千兆位 (PRU_ICSSG)
    5. 7.5 通用串行总线 (USB) 子系统
    6. 7.6 外围组件快速互连 (PCIe) 子系统
    7. 7.7 通用连接外设
    8. 7.8 模数转换器 (ADC)
      1. 7.8.1 AM64x/AM243x SR2.0 ADC 勘误表的变更摘要
    9. 7.9 电源引脚、未使用外设和 IO 的端接
      1. 7.9.1 外部中断 (EXTINTn)
  11. 8 IO 缓冲器和仿真的连接
    1. 8.1 AM64x
    2. 8.2 AM243x
  12. 9 功耗和散热分析
    1. 9.1 功耗
    2. 9.2 不同电源轨的最大电流
    3. 9.3 电源模式
    4. 9.4 有关散热设计的指导
      1. 9.4.1 AM64x
      2. 9.4.2 AM243x
  13. 10原理图捕获和审阅
    1. 10.1 选择元件和元件值
    2. 10.2 原理图捕获
    3. 10.3 检查原理图
  14. 11布局规划、布局和布线指南
    1. 11.1 迂回布线指南
    2. 11.2 DDR 布局指南
    3. 11.3 高速差分信号布线指导
    4. 11.4 仿真的附加参考文献
  15. 12器件处理和组装
  16. 13参考文献
    1. 13.1 AM64x
    2. 13.2 AM243x
    3. 13.3 需要
  17. 14术语
  18. 15修订历史记录

2.2 选择引导模式

方框图应指示用于处理器引导的配置。这包括主引导和备用引导。

这些处理器包含多个支持引导模式的外设接口。示例包括：eMMC、MMC/SD、QSPI、OSPI、GPMC (NOR/NAND)、以太网、USB（器件和主机）、PCIe、xSPI 和 I2C。这些处理器支持主引导模式选项和可选备份引导模式选项。如果主引导源无法引导，ROM 将进入备份模式。

引导模式引脚和相关的电阻器配置在引导模式设置下提供输入，供 ROM 代码在引导期间使用。上电复位 (PORz_OUT) 时会对这些引脚进行采样，因此必须在释放（使之无效）复位前进行正确设置。

引导模式配置可以分为以下几类：

PLL 配置：BOOTMODE [02:00] - 向 PLL 配置的 ROM 代码指示系统时钟频率 (MCU_OSC0_XI/XO)

主引导模式：BOOTMODE [06:03] - 在 POR 后选择配置的引导（主要）模式，即要从中引导的外设/存储器

主引导模式配置：BOOTMODE [09:07] – 这些引脚为主引导提供可选配置，并与所选的引导模式配合使用

备用引导模式：BOOTMODE [12:10] – 选择备用引导模式，即主引导出现故障时要从中引导的外设/存储器

备用引导模式配置：BOOTMODE [13] – 此引脚为备用引导器件提供可选配置

保留：BOOTMODE [15:14] – 保留的引脚

引导模式配置的主要注意事项：

  • TI 建议包括用于配置开发期间所用引导模式的设置，例如用于 JTAG 调试的 UART 引导或无引导模式。
  • 复位后，引导引脚可提供其他功能。确保在电路板设计过程中，为引导引脚选择上拉或下拉电阻器时考虑到这一点。如果这些引脚由另一器件驱动，则只要该器件复位（由 PORz_OUT 引脚指示），上述引脚就必须恢复正确的引导配置电平，使该器件能够正确引导。
  • 某些引导模式引脚的功能被保留。这些引脚不应保持悬空，必须端接（上拉或下拉）。有关端接被保留的引导模式引脚的详细信息，请参阅器件特定 TRM 中初始化 一章的引导模式引脚 部分。

有关引导模式的详细信息，请参阅器件特定 TRM 的初始化 一章。

注：

设计人员应根据目标引导场景设置引导模式配置（通过上拉或下拉，以及可选跳线/开关）。

注：

有关引导模式的更新，请参阅 AM64x/AM243x 处理器器件勘误表。