ZHCACX0A december 2022 – july 2023 AM6411 , AM6412 , AM6421 , AM6422 , AM6441 , AM6442
TI 提供 AM64x/AM243x DDR 电路板设计及布局布线指南。本应用手册旨在简化 DDR4 和 LPDDR4 接口的实现、并从要求中捕获一组布局(放置和布线)指南,使设计人员能够针对 TI 支持的拓扑成功实施稳健的设计。TI 仅支持遵循本应用手册中指导原则且使用 DDR4 或 LPDDR4 存储器的电路板设计。
DDR 布线上的目标阻抗为 40Ω(单端)和 80Ω(差分)。
对于传播延迟,DDR4 或 LPDDR4 需要考虑的延迟是与电路板上布线相关的延迟。无需考虑封装级传播延迟。
如果需要封装级传播延迟,请联系当地 TI 销售代表。
请参阅 DDR 电路板设计和布局布线指南,了解 DDR4 数据速率、器件位宽、器件数和 LPDDR4 数、通道宽度、通道数、芯片、列数等信息。还包括位交换指南。
强烈建议在电路板设计期间执行信号完整性仿真。