ZHCACF8 march   2023 TMS320F2800132 , TMS320F2800133 , TMS320F2800135 , TMS320F2800137 , TMS320F2800152-Q1 , TMS320F2800153-Q1 , TMS320F2800154-Q1 , TMS320F2800155 , TMS320F2800155-Q1 , TMS320F2800156-Q1 , TMS320F2800157 , TMS320F2800157-Q1 , TMS320F280021 , TMS320F280021-Q1 , TMS320F280023 , TMS320F280023-Q1 , TMS320F280023C , TMS320F280025 , TMS320F280025-Q1 , TMS320F280025C , TMS320F280025C-Q1 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1 , TMS320F28075 , TMS320F28075-Q1 , TMS320F28076 , TMS320F28374D , TMS320F28374S , TMS320F28375D , TMS320F28375S , TMS320F28375S-Q1 , TMS320F28376D , TMS320F28376S , TMS320F28377D , TMS320F28377D-EP , TMS320F28377D-Q1 , TMS320F28377S , TMS320F28377S-Q1 , TMS320F28378D , TMS320F28378S , TMS320F28379D , TMS320F28379D-Q1 , TMS320F28379S , TMS320F28384D , TMS320F28384D-Q1 , TMS320F28384S , TMS320F28384S-Q1 , TMS320F28386D , TMS320F28386D-Q1 , TMS320F28386S , TMS320F28386S-Q1 , TMS320F28388D , TMS320F28388S , TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DK-Q1

 

  1.   摘要
  2.   商标
  3. 1引言
    1. 1.1 ADC 输入建立的机制
    2. 1.2 建立不适当的症状
      1. 1.2.1 失真
      2. 1.2.2 存储器串扰
      3. 1.2.3 精度
      4. 1.2.4 C2000 ADC 架构
    3. 1.3 资源
      1. 1.3.1 TINA-TI 基于 SPICE 的模拟仿真程序
      2. 1.3.2 PSpice for TI 设计和仿真工具
      3. 1.3.3 TI 高精度实验室 - SAR ADC 输入驱动器设计系列
      4. 1.3.4 模拟工程师计算器
      5. 1.3.5 相关应用报告
      6. 1.3.6 PSpice for TI ADC 输入模型
  4. 2输入建立设计步骤
    1. 2.1 选择 ADC
    2. 2.2 查找最小运算放大器带宽和 RC 滤波器范围
      1. 2.2.1 选择类型
      2. 2.2.2 分辨率
      3. 2.2.3 Csh
      4. 2.2.4 满量程范围
      5. 2.2.5 采集时间
      6. 2.2.6 输出
      7. 2.2.7 计算器背后的数学原理
    3. 2.3 选择运算放大器
    4. 2.4 验证运算放大器模型
    5. 2.5 构建 ADC 输入模型
      1. 2.5.1 Vin
      2. 2.5.2 Voa、Voa_SS 和 Verror
      3. 2.5.3 Rs、Cs 和 Vcont
      4. 2.5.4 Ch、Ron 和 Cp
      5. 2.5.5 S+H 开关、放电开关、tacq 和 tdis
    6. 2.6 通过仿真优化 RC 滤波器值
    7. 2.7 执行最终仿真
    8. 2.8 输入设计工作表
  5. 3电路设计示例
    1. 3.1  选择 ADC
    2. 3.2  查找最小运算放大器带宽和 RC 滤波器范围
    3. 3.3  验证运算放大器模型
    4. 3.4  构建 ADC 输入模型
    5. 3.5  用于确定 Voa_ss 的偏置点分析
    6. 3.6  确定 Voa_ss 的瞬态分析
    7. 3.7  执行初始瞬态分析
    8. 3.8  优化 RC 滤波器值的迭代方法
    9. 3.9  执行最终瞬态分析
    10. 3.10 执行最终瞬态分析
    11. 3.11 进一步改进
    12. 3.12 进一步仿真
    13. 3.13 已完成的工作表
  6. 4使用现有电路或额外限制
    1. 4.1 现有电路
      1. 4.1.1 电荷共享的简要概述
      2. 4.1.2 电荷共享示例
      3. 4.1.3 用于电荷共享的其他资源
    2. 4.2 预选运算放大器
      1. 4.2.1 预选运算放大器示例
    3. 4.3 预选 Rs 和 Cs 值
      1. 4.3.1 ADC 采集时间分析解决方案
      2. 4.3.2 ADC 采集时间分析解决方案示例
  7. 5总结
  8. 6参考文献

2.8 输入设计工作表

表 3-3 列出了评估 ADC 输入驱动电路所需的输入，并提供了一个汇总输出的位置。建议为实时控制应用中的每个不同电路填写此工作表，以确保良好的建立性能。对于某些电路，可能需要使用应用报告 C2000 ADC 的电荷共享驱动电路（使用 PSPICE-FOR-TI 仿真工具）中介绍的替代设计方法。该报告还提供了一个工作表，可以使用替代设计方法对其进行评估。

表 2-2 ADC 输入建立设计工作表
符号 说明 值 说明
Vfs 满量程电压范围 在外部基准模式下，这是向 VREFHI 引脚提供的电压（通常为 3.0V 或 2.5V）
在内部基准模式下，这是基于所选基准模式的有效输入范围（通常为 3.3V 或 2.5V）
N 目标建立分辨率（位） 通常与 ADC 的分辨率相同
可以采用较低的目标分辨率来降低输入设计要求
Verrmax 最大误差目标 Vfs / 2N+1
使用模拟工程师计算器获取：ADC SAR 驱动器
tsh S+H 时间 输入目标 S+H 时间（如果已知）
较长的 S+H 时间会导致对驱动运算放大器的带宽要求不那么严格。
可针对预先确定的运算放大器选择或预先确定的 RS 和 CS 进行求解
导通电阻 (Ron) ADC 开关电阻 在器件特定数据手册的输入模型参数 表中提供
TI 高精度实验室培训将其称为“Rsh”
Ch ADC S+H 电容 在器件特定数据手册的输入模型参数 表中提供
TI 高精度实验室培训将其称为“Csh”
Cp ADC 引脚寄生电容 在器件特定数据手册的每通道寄生电容 表中提供
CS (range) 源电容范围 使用模拟工程师计算器获取：ADC SAR 驱动器。
TI 高精度实验室培训将其称为“Cfilt”
RS (range) 源电阻范围 使用模拟工程师计算器获取：ADC SAR 驱动器。
TI 高精度实验室培训将其称为“Rfilt”
BWOPA ADC 驱动器运算放大器最小带宽 使用模拟工程师计算器获取：ADC SAR 驱动器。
运算放大器 选择的运算放大器器件型号 在此处记录所选的运算放大器
Voa_ss 稳态运算放大器输出电压 从 Voa 节点的直流节点分析生成
复制到 Voa_ss，然后继续进行其他仿真
CS (final) 最终源电容 从仿真选择的最终 Cs。
TI 高精度实验室培训将其称为“Cfilt”
RS (final) 最终源电阻 从仿真选择的最终 RS。
TI 高精度实验室培训将其称为“Rfilt”
BWRsCs 来自 CS 和 RS 的滤波器带宽 1/(2π⋅CS⋅RS)
注： 为了实现适当的建立，滤波器带宽将必然高于 ½ 采样频率，因此 CS 和 RS 的组合通常不会用作抗混叠滤波器。
Verr 实际建立误差 确保 Verr < Verrmax
否则，需要对 Cs、Rs 或驱动放大器的选择进行额外迭代。