良好的 PCB 设计和布局可以非常有效地抑制系统中的 ESD。以下是抗 ESD 和 EMI 的 PCB 布局通用指南：

• 尽可能使用接地层而不是接地布线来降低电流路径电感。
• 在您想让 ESD 电流流过的地方使用多点接地方式、较粗的接地线，在其他地方使用单点接地方式、较细的接地线。
• 如果在布局中使用覆铜来创建连续的接地层不可行，则创建较小的覆铜段，继而再将这些覆铜段连接到接地其余部分。但是，请不要创建孤立的覆铜岛；它们会在发生 ESD 事件时引起噪声和电弧。
• 如果可能的话，请使用带有成对电源和接地层的多层 PCB。
• 如果可能的话，请将实心或填充的过孔放入电源和接地层。这些通孔可在发生 ESD 事件时提供良好的散热，并确保良好的电气和电源连接。对于电镀通孔器件，请使用散热孔。
• 尽可能缩短布线长度以减少布线电感。
• 避免布线与元件引脚或其他布线之间形成直角。应避免直角布线，因为这会引起更多的辐射。这在高速设计中变得更为关键。
  图 2-5 避免直角布线
• 保持敏感信号布线远离 PCB 边沿。
• 将所有连接器和外部电线放在 PCB 的一侧。
• 将易受 ESD 影响的电路置于 PCB 的中心（远离电路板边缘、外部电线、连接器和电源）。
• 去耦（请参见图 2-6）
  • 使用具有低有效串联电阻 (ESR) 和有效串联电感 (ESL) 的去耦电容将 IC（在本例中为 MSP430）电源与电源系统的其他部分去耦。
  • 将去耦电容靠近 IC 电源引脚放置。
  • 保持去耦电容到 GND 的布线尽可能短（且粗）。
  图 2-6 去耦基本要点
• 晶体布局

  PCB 布局上的晶体连接非常重要，因为晶体易受系统中 ESD 和 EMI 噪声的影响。设计不良会导致晶体脱落或导致晶体振荡器时钟抖动。以下是抗 ESD 的 PCB 布局实践通用指南：

  • 晶体应尽可能靠近 MSP430 放置。
  • 连接晶体的布线应短且直接
  • 确保晶体下方没有布线
  • 保持开关信号远离晶体布局，以免引起晶体脱落（有关基于此建议的实际案例，请参见第 5 节）
  • 保持晶体下方接地层干净
  • 晶体外壳也可以接地；在引线周围使用防护环

  图 2-7 显示了一个遵循所有这些设计建议的示例晶体布局布线。

  图 2-7 示例晶体布局布线

  《MSP430 32kHz 晶体振荡器》 应用手册中提供了更多有关此主题的详细论述 [11]。

• 电流环路

  电路始终是闭环的。每个信号路径都有一个返回电源的返回路径，也称为返回电流。使用直流电时，返回电流采用电阻最低的路径。随着频率的提高，返回电流沿最低阻抗流动，即在正向信号路径的正下方 [12]。布局中的电流环路会产生噪声，应通过耦合正向电流和返回电流来最大程度地减小噪声。这有助于提高 EMI 和 ESD 性能。实心接地层为返回电流提供连续的低阻抗路径。

  • 对于两层结构的电路板，请尝试将一层电路板作为主要实心接地层，并切出用于信号布线的布线槽
  • 图 2-8 显示了实心接地层。接地层上断点仅存在于通孔和穿孔处。这是理想情况。
    图 2-8 实心接地层示例布局
  • 如果其中一层无法专用作接地层，请使用星形配置而不是菊花链配置来连接所有接地。菊花链强制所有信号沿同一返回路径传输，这可能会导致接地反弹。
    图 2-9 无专用接地层的 2 层板的接地注意事项
  • 确保另一层上没有布线垂直穿过接地层中的断点或开槽。否则，它将形成一个能够产生和拾取噪声的大型感应环路。如果返回路径（特别是接地层）有断口或开槽，则返回电流必须采用不同的路径，这会导致产生环路区域（请参见图 2-10(a)）。环路面积越大，发生的辐射和 EMI 问题就越多。
    图 2-10 返回电流和产生的环路面积
  • 设计人员必须确保返回电流直接在信号布线下方流动。一种方法是通过物理方式连接被开槽隔开的区域（例如，在开槽上放置一个 0Ω 电阻），如图 2-10(b) 所示。另一种方法是以与返回电流流动方向相同的方式路由信号（如图 2-10(c) 所示）[12]。这也是最好的方法。
  • 保持电源和接地之间的环路面积尽可能小（有关说明此要点的示例布局讨论，请参见Topic Link Label2.2.1）。
  • 保持开关信号的环路面积尽可能小。
  • 保持振荡器信号的环路面积尽可能小。