ZHCSZ22 October   2025 LM5066H

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  电流限值
      2. 7.3.2  折返电流限制
      3. 7.3.3  软启动断开 (SFT_STRT)
      4. 7.3.4  断路器
      5. 7.3.5  功率限制
      6. 7.3.6  UVLO
      7. 7.3.7  OVLO
      8. 7.3.8  电源正常
      9. 7.3.9  VDD 子稳压器
      10. 7.3.10 远程温度检测
      11. 7.3.11 MOSFET 损坏检测
      12. 7.3.12 模拟电流监测器 (IMON)
    4. 7.4 器件功能模式
      1. 7.4.1 上电序列
      2. 7.4.2 栅极控制
      3. 7.4.3 故障计时器和重启
      4. 7.4.4 关断控制
      5. 7.4.5 启用/禁用和复位
    5. 7.5 编程
      1. 7.5.1 PMBus 命令支持
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 54V、100A PMBus 热插拔设计
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计导入程序
          1. 8.2.1.2.1 选择热插拔 FET
          2. 8.2.1.2.2 基于 dv/dt 的启动
            1. 8.2.1.2.2.1 选择 VOUT 压摆率
          3. 8.2.1.2.3 选择 RSNS 和 CL 设置
          4. 8.2.1.2.4 选择功率限制
          5. 8.2.1.2.5 设置故障计时器
          6. 8.2.1.2.6 检查 MOSFET SOA
          7. 8.2.1.2.7 设置 UVLO 和 OVLO 阈值
            1. 8.2.1.2.7.1 选项 A
            2. 8.2.1.2.7.2 选项 B
            3. 8.2.1.2.7.3 选项 C
            4. 8.2.1.2.7.4 选项 D
          8. 8.2.1.2.8 电源正常引脚
          9. 8.2.1.2.9 输入和输出保护
        3. 8.2.1.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 第三方产品免责声明
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 封装选项附录
    2. 11.2 卷带包装信息
    3. 11.3 机械数据

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • PWP|28
散热焊盘机械数据 (封装 | 引脚)

7.3.6 UVLO

仅当输入电源电压在可编程欠压锁定 (UVLO) 和过压锁定 (OVLO) 电平定义的工作范围内时，LM5066Hx 才会启用 MOSFET。VIN 端的 UVLO 阈值通常通过电阻分压器网络进行设置。当 VIN 低于 UVLO 阈值时，UVLO 引脚上的内部 20μA 电流源激活，同时 OVLO 上的电流源保持关断。在这种情况下，GATEx 和 OUT 引脚之间的强下拉电流（10mA 或 1.5A）会使 MOSFET 保持关断状态。随着 VIN 增加并将 UVLO 引脚电压升高到其阈值以上，UVLO 上的 21μA 电流源会关闭。此操作会增加 UVLO 引脚上的电压，从而提供迟滞以确保阈值稳定运行。

一旦 UVLO/EN 引脚超过其阈值，并且插入延时时间结束，GATE1 将采用 20 μA 电流源导通。在 GATE1 的 VGS 达到超过 8V 且 FET 上的电压 (VDS) 降至 2V 以下后，便会激活 GATE2。

“应用和实施”部分提供了计算阈值设置电阻值的详细过程。为了实现最小 UVLO 电平配置，UVLO/EN 引脚可以直接连接至 VIN，从而在 VIN 达到上电复位 (POR) 阈值时允许 MOSFET 在插入时间后激活。上电后，UVLO 条件会设置多个状态标志，STATUS_WORD (79h) 寄存器中的 INPUT 位、STATUS_INPUT (7Ch) 寄存器中的 VIN_UV_FAULT 位，以及 DIAGNOSTIC_WORD (E1h) 寄存器中的 VIN_UNDERVOLTAGE_FAULT 位。除非通过 ALERT_MASK (D8h) 寄存器禁用，否则 SMBA 引脚在此情况下会拉至低电平。