ZHCSZ33 October 2025 DRV8311-Q1
PRODUCTION DATA
硬件接口器件省略了四个 SPI 引脚,而是提供 nSLEEP 引脚和三个可通过电阻器配置的输入,即 GAIN、SLEW 和 MODE。
通过将引脚连接为逻辑低电平、逻辑高电平或者使用电阻器上拉或下拉,可以在硬件接口上调整常见的器件设置。故障条件在 nFAULT 引脚上报告,但不提供详细的诊断信息。
有关硬件接口的更多信息,请参阅节 7.3.9。
| 配置 | 增益 | SLEW | 模式 |
|---|---|---|---|
| 引脚连接至 AGND | 0.25V/A | 35V/μs | 6x PWM 模式和 9A OCP 电平 |
| 引脚连接至 47kΩ 再连接至 AGND | 0.5V/A | 75V/μs | 6x PWM 模式和 5A OCP 电平 |
| 引脚连接至 Hi-Z | 1V/A | 180V/μs | 3x PWM 模式和 9A OCP 电平 |
| 引脚连接至 AVDD | 2V/A | 230V/μs | 3x PWM 模式和 5A OCP 电平 |
图 7-15 DRV8311H-Q1 硬件接口