ZHDS348 August   2026 ADS114S18 , ADS124S18

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8. 5.8 计时示意图
    9. 5.9 典型特性
  7. 6 参数测量信息
    1. 6.1 噪声性能
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  模拟输入和多路复用器
      2. 7.3.2  可编程增益放大器 (PGA)
      3. 7.3.3  电压基准
        1. 7.3.3.1 内部基准
        2. 7.3.3.2 外部基准
        3. 7.3.3.3 基准缓冲器
      4. 7.3.4  功率可扩展速度模式
      5. 7.3.5  时钟源
      6. 7.3.6  Δ-Σ 调制器
      7. 7.3.7  数字滤波器
        1. 7.3.7.1 Sinc3 和 Sinc4 滤波器
        2. 7.3.7.2 Sinc4 + Sinc1 滤波器
        3. 7.3.7.3 FIR 滤波器
        4. 7.3.7.4 50Hz 和 60Hz 线路周期抑制
        5. 7.3.7.5 数字滤波器延迟
        6. 7.3.7.6 全局斩波模式
      8. 7.3.8  激励电流源 (IDAC)
      9. 7.3.9  烧毁电流源 (BOCS)
      10. 7.3.10 偏置电压发生器 (VBIAS)
      11. 7.3.11 通用 IO (GPIO)
        1. 7.3.11.1 ALERT 输出
        2. 7.3.11.2 FAULT 输出
      12. 7.3.12 偏移和增益校准系数
      13. 7.3.13 数字比较器
      14. 7.3.14 系统监控器
        1. 7.3.14.1 内部短路（失调电压校准）
        2. 7.3.14.2 内部温度传感器
        3. 7.3.14.3 外部基准电压回读
        4. 7.3.14.4 电源回读
      15. 7.3.15 监控器和状态标志
        1. 7.3.15.1 复位（RESETn 标志）
        2. 7.3.15.2 AVDD 欠压监测器（AVDD_UVn 标志）
        3. 7.3.15.3 基准欠压监测器（REF_UVn 标志）
        4. 7.3.15.4 SPI CRC 故障（SPI_CRC_FAULTn 标志）
        5. 7.3.15.5 寄存器映射 CRC 故障（REG_MAP_CRC_FAULTn 标志）
        6. 7.3.15.6 内部存储器故障（MEM_FAULTn 标志）
        7. 7.3.15.7 寄存器写入故障（REG_WRITE_FAULTn 标志）
        8. 7.3.15.8 数字比较器警报（COMP_ALERTn 标志）
    4. 7.4 器件功能模式
      1. 7.4.1 上电和复位
        1. 7.4.1.1 上电复位 (POR)
        2. 7.4.1.2 RESET 引脚
        3. 7.4.1.3 通过寄存器写入进行复位
        4. 7.4.1.4 通过 SPI 输入模式进行复位
      2. 7.4.2 工作模式
        1. 7.4.2.1 空闲和待机模式
        2. 7.4.2.2 断电模式
        3. 7.4.2.3 序列发生器模式
          1. 7.4.2.3.1 配置序列发生器
          2. 7.4.2.3.2 启动和停止序列发生器（START/STOP 位和 START 引脚）
          3. 7.4.2.3.3 序列发生器状态位
    5. 7.5 编程
      1. 7.5.1  串行接口 (SPI)
      2. 7.5.2  串行接口信号
        1. 7.5.2.1 片选 (CS)
        2. 7.5.2.2 串行时钟 (SCLK)
        3. 7.5.2.3 串行数据输入 (SDI)
        4. 7.5.2.4 串行数据输出/数据就绪 (SDO/DRDY)
        5. 7.5.2.5 数据就绪 (DRDY) 引脚
      3. 7.5.3  串行接口通信结构
        1. 7.5.3.1 SPI 帧
        2. 7.5.3.2 STATUS 标头
        3. 7.5.3.3 SPI CRC
      4. 7.5.4  器件命令
        1. 7.5.4.1 无操作（读取转换数据）
        2. 7.5.4.2 读取寄存器命令
        3. 7.5.4.3 写入寄存器命令
      5. 7.5.5  连续读取模式
        1. 7.5.5.1 在连续读取模式下读取寄存器
      6. 7.5.6  菊花链运行
      7. 7.5.7  3 线 SPI 模式
        1. 7.5.7.1 3 线 SPI 模式帧重新对齐
      8. 7.5.8  监控新转换数据
        1. 7.5.8.1 DRDY 引脚或 SDO/DRDY 引脚监控
        2. 7.5.8.2 读取 DRDY 位和转换计数器
        3. 7.5.8.3 时钟计数
      9. 7.5.9  DRDY 引脚行为
      10. 7.5.10 寄存器映射 CRC
      11. 7.5.11 转换数据格式
  9. 8 寄存器映射
    1. 8.1 状态和通用配置页面寄存器
    2. 8.2 步骤配置页面寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
      1. 9.1.1 串行接口连接
      2. 9.1.2 未使用的输入和输出
      3. 9.1.3 连接多个器件
      4. 9.1.4 器件初始化和启动序列发生器
      5. 9.1.5 序列发生器配置策略示例
    2. 9.2 典型应用
      1. 9.2.1 软件可配置 RTD 测量输入
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
        3. 9.2.1.3 应用性能曲线图
        4. 9.2.1.4 设计变体 — 使用两个 IDAC 实现自动引线补偿的 3 线 RTD 测量
      2. 9.2.2 使用 2 线 RTD 通过冷端补偿进行热电偶测量
      3. 9.2.3 具有温度补偿的电阻式电桥传感器测量
      4. 9.2.4 自主电源监控
        1. 9.2.4.1 设计要求
        2. 9.2.4.2 详细设计过程
    3. 9.3 电源相关建议
      1. 9.3.1 电源
      2. 9.3.2 电源排序
      3. 9.3.3 电源去耦
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.7.2 Sinc4 + Sinc1 滤波器

STEPx_FLTR_OSR[4:0] 位设置 10001b 至 11101b 确定级联 Sinc4 + Sinc1 滤波器路径的 OSR 设置。在这些设置下，Sinc4 滤波器以固定 OSR = 32 运行。Sinc1 滤波器的 OSR 设置范围为 2 至 3200，以产生 64 至 102400 的组合 OSR 范围。与 Sinc3 或 Sinc4 滤波器相比，级联的 Sinc4 + Sinc1 滤波器路径可提供更短的趋稳时间，但会降低噪声性能。

对于 STEPx_FLTR_OSR[4:0] 位设置 10001b 至 11001b，表 7-8 概述了根据 OSR 设置为各种速度模式生成的输出数据速率。数据速率与 fCLK 成比例缩放。

表 7-6 Sinc4 + Sinc1 滤波器输出数据速率
OSR –3dB 频率 输出数据速率 (fDATA)(1)
速度模式 0
(fMOD = 32kHz)		 速度模式 1
(fMOD = 256kHz)		 速度模式 2
(fMOD = 512kHz)		 速度模式 3
(fMOD = 1.024MHz)
64 0.342× fDATA 500SPS 4kSPS 8kSPS 16kSPS
128 0.410× fDATA 250SPS 2kSPS 4kSPS 8kSPS
256 0.434× fDATA 125SPS 1kSPS 2kSPS 4kSPS
512 0.440× fDATA 62.5SPS 500SPS 1kSPS 2kSPS
640 0.441× fDATA 50SPS 400SPS 800SPS 1.6kSPS
1024 0.442× fDATA 31.25SPS 250SPS 500SPS 1kSPS
2048 0.442× fDATA 15.63SPS 125SPS 250SPS 500SPS
4096 0.442× fDATA 7.81SPS 62.5SPS 125SPS 250SPS
8192 0.442× fDATA 3.91SPS 31.25SPS 62.5SPS 125SPS
(1) 基于 fCLK = 4.096MHz 的标称时钟频率

对于 STEPx_FLTR_OSR[4:0] 位设置 11010b 至 11101b，器件会根据所选速度模式调整 OSR 设置，以在四种速度模式中的每一种模式下实现 10SPS、16.7SPS、50SPS 或 60SPS 所需的输出数据速率。表 7-7 列出了每种速度模式的 OSR 设置。由于输出数据速率与时钟频率成正比，因此请使用内部振荡器或标称频率为 fCLK = 4.096MHz 的外部时钟来实现列出的数据速率。

该数字滤波器在 16.7SPS 和 50SPS 的输出数据速率下提供 50Hz 线路周期抑制。在 60SPS 下，数字滤波器提供 60Hz 线路周期抑制。在 10SPS 下，数字滤波器可抑制 50Hz 和 60Hz 的线路周期频率。有关该器件的 50Hz 和 60Hz 线路周期抑制功能的更多详细信息，请参阅50Hz 和 60Hz 线路周期抑制 部分。

表 7-7 具有线路周期抑制功能的输出数据速率的 Sinc4 + Sinc1 滤波器 OSR 设置
输出数据速率(1)
(fDATA)		 –3dB 频率 OSR
速度模式 0
(fMOD = 32kHz)		 速度模式 1
(fMOD = 256kHz)		 速度模式 2
(fMOD = 512kHz)		 速度模式 3
(fMOD = 1.024MHz)
10SPS 4.4Hz 3200 25600 51200 102400
16.7SPS 7.4Hz 1920 15360 30720 61440
50SPS 22.1Hz 640 5120 10240 20480
60SPS 26.6Hz 544 4256 8544 17056
(1) 基于 fCLK = 4.096MHz 的标称时钟频率

表 7-8 和表 7-7 中给出了各种 Sinc 滤波器配置的 –3dB 频率。

组合 Sinc4 + Sinc1 滤波器的频率响应由 方程式 10 给出。

方程式 10. ADS114S14 ADS114S18 ADS124S14 ADS124S18

其中：

  • f = 信号频率
  • fMOD = 调制器频率
  • A = Sinc4 滤波器 OSR = 32
  • B = Sinc1 滤波器 OSR

图 7-5 和图 7-6 展示了归一化为 Sinc1 OSR 为 4、8、16 和 32 的输出数据速率的级联 Sinc4 + Sinc1 滤波器的滤波器频率响应示例。Sinc 滤波器在输出数据速率的整数倍上具有无限衰减，但 fMOD 的整数倍除外。与所有数字滤波器一样，该频率响应以调制器频率 fMOD 的整数倍重复。在接近 n × fMOD（n = 1、2、3 等）的输入频率下，数字滤波器不会提供衰减。数据速率和滤波器陷波频率随 fMOD 而变化。

ADS114S14 ADS114S18 ADS124S14 ADS124S18 Sinc4 + Sinc1 频率响应(Sinc4 OSR = 32)图 7-5 Sinc4 + Sinc1 频率响应
(Sinc4 OSR = 32)
ADS114S14 ADS114S18 ADS124S14 ADS124S18 Sinc4 + Sinc1 频率响应(Sinc4 OSR = 32)图 7-6 Sinc4 + Sinc1 频率响应
(Sinc4 OSR = 32)