ZHDS348 August   2026 ADS124S18

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8. 5.8 计时示意图
    9. 5.9 典型特性
  7. 6 参数测量信息
    1. 6.1 噪声性能
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  模拟输入和多路复用器
      2. 7.3.2  可编程增益放大器 (PGA)
      3. 7.3.3  电压基准
        1. 7.3.3.1 内部基准
        2. 7.3.3.2 外部基准
        3. 7.3.3.3 基准缓冲器
      4. 7.3.4  功率可扩展速度模式
      5. 7.3.5  时钟源
      6. 7.3.6  Δ-Σ 调制器
      7. 7.3.7  数字滤波器
        1. 7.3.7.1 Sinc3 和 Sinc4 滤波器
        2. 7.3.7.2 Sinc4 + Sinc1 滤波器
        3. 7.3.7.3 FIR 滤波器
        4. 7.3.7.4 50Hz 和 60Hz 线路周期抑制
        5. 7.3.7.5 数字滤波器延迟
        6. 7.3.7.6 全局斩波模式
      8. 7.3.8  激励电流源 (IDAC)
      9. 7.3.9  烧毁电流源 (BOCS)
      10. 7.3.10 偏置电压发生器 (VBIAS)
      11. 7.3.11 通用 IO (GPIO)
        1. 7.3.11.1 ALERT 输出
        2. 7.3.11.2 FAULT 输出
      12. 7.3.12 偏移和增益校准系数
      13. 7.3.13 数字比较器
      14. 7.3.14 系统监控器
        1. 7.3.14.1 内部短路（失调电压校准）
        2. 7.3.14.2 内部温度传感器
        3. 7.3.14.3 外部基准电压回读
        4. 7.3.14.4 电源回读
      15. 7.3.15 监控器和状态标志
        1. 7.3.15.1 复位（RESETn 标志）
        2. 7.3.15.2 AVDD 欠压监测器（AVDD_UVn 标志）
        3. 7.3.15.3 基准欠压监测器（REF_UVn 标志）
        4. 7.3.15.4 SPI CRC 故障（SPI_CRC_FAULTn 标志）
        5. 7.3.15.5 寄存器映射 CRC 故障（REG_MAP_CRC_FAULTn 标志）
        6. 7.3.15.6 内部存储器故障（MEM_FAULTn 标志）
        7. 7.3.15.7 寄存器写入故障（REG_WRITE_FAULTn 标志）
        8. 7.3.15.8 数字比较器警报（COMP_ALERTn 标志）
    4. 7.4 器件功能模式
      1. 7.4.1 上电和复位
        1. 7.4.1.1 上电复位 (POR)
        2. 7.4.1.2 RESET 引脚
        3. 7.4.1.3 通过寄存器写入进行复位
        4. 7.4.1.4 通过 SPI 输入模式进行复位
      2. 7.4.2 工作模式
        1. 7.4.2.1 空闲和待机模式
        2. 7.4.2.2 断电模式
        3. 7.4.2.3 序列发生器模式
          1. 7.4.2.3.1 配置序列发生器
          2. 7.4.2.3.2 启动和停止序列发生器（START/STOP 位和 START 引脚）
          3. 7.4.2.3.3 序列发生器状态位
    5. 7.5 编程
      1. 7.5.1  串行接口 (SPI)
      2. 7.5.2  串行接口信号
        1. 7.5.2.1 片选 (CS)
        2. 7.5.2.2 串行时钟 (SCLK)
        3. 7.5.2.3 串行数据输入 (SDI)
        4. 7.5.2.4 串行数据输出/数据就绪 (SDO/DRDY)
        5. 7.5.2.5 数据就绪 (DRDY) 引脚
      3. 7.5.3  串行接口通信结构
        1. 7.5.3.1 SPI 帧
        2. 7.5.3.2 STATUS 标头
        3. 7.5.3.3 SPI CRC
      4. 7.5.4  器件命令
        1. 7.5.4.1 无操作（读取转换数据）
        2. 7.5.4.2 读取寄存器命令
        3. 7.5.4.3 写入寄存器命令
      5. 7.5.5  连续读取模式
        1. 7.5.5.1 在连续读取模式下读取寄存器
      6. 7.5.6  菊花链运行
      7. 7.5.7  3 线 SPI 模式
        1. 7.5.7.1 3 线 SPI 模式帧重新对齐
      8. 7.5.8  监控新转换数据
        1. 7.5.8.1 DRDY 引脚或 SDO/DRDY 引脚监控
        2. 7.5.8.2 读取 DRDY 位和转换计数器
        3. 7.5.8.3 时钟计数
      9. 7.5.9  DRDY 引脚行为
      10. 7.5.10 寄存器映射 CRC
      11. 7.5.11 转换数据格式
  9. 8 寄存器映射
    1. 8.1 状态和通用配置页面寄存器
    2. 8.2 步骤配置页面寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
      1. 9.1.1 串行接口连接
      2. 9.1.2 未使用的输入和输出
      3. 9.1.3 连接多个器件
      4. 9.1.4 器件初始化和启动序列发生器
      5. 9.1.5 序列发生器配置策略示例
    2. 9.2 典型应用
      1. 9.2.1 软件可配置 RTD 测量输入
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
        3. 9.2.1.3 应用性能曲线图
        4. 9.2.1.4 设计变体 — 使用两个 IDAC 实现自动引线补偿的 3 线 RTD 测量
      2. 9.2.2 使用 2 线 RTD 通过冷端补偿进行热电偶测量
      3. 9.2.3 具有温度补偿的电阻式电桥传感器测量
      4. 9.2.4 自主电源监控
        1. 9.2.4.1 设计要求
        2. 9.2.4.2 详细设计过程
    3. 9.3 电源相关建议
      1. 9.3.1 电源
      2. 9.3.2 电源排序
      3. 9.3.3 电源去耦
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.7.5 数字滤波器延迟

当序列发生器为转换选择新的序列步骤时，数字滤波器会复位并需要一段时间才能提供稳定的输出数据。该时间称为延迟时间。ADS1x4S1x 会在内部隐藏未稳定的数据，并通过将 DRDY 引脚拉低电平以及将 DRDY 位设为 1b 来指示已获得稳定的转换数据。一个序列步骤内的第二次和所有后续转换的转换周期等于 tDATA = 1 / fDATA = OSR / fMOD，如图 7-11 所示。

ADS114S14 ADS114S18 ADS124S14 ADS124S18 延迟时间和转换周期图 7-11 延迟时间和转换周期
使用 START 位或 START 引脚启动或重新启动序列发生器后，第一个序列步骤的第一次转换的延迟为 tL1，如图 7-11 所示。延迟时间 tL1 从 START 位设为 1b 的寄存器写入帧的 CS 上升沿或 START 引脚上升沿开始测量，到第一个 DRDY 下降沿结束。由于 SPI 中的 CS 信号时钟域被调制器时钟域上运行的数字滤波器逻辑锁存，因此使用方程式 11 计算的延迟时间存在 ±1 tMOD 的不确定性。

当序列发生器在 SEQ_MOD[1:0] = 10b 或 11b 模式下运行时，第二个和所有后续序列步骤的第一次转换的延迟为 tL2，如图 7-11 所示。延迟时间 tL2 是指从上一个序列步骤最后一次转换的 DRDY 下降沿到新序列步骤第一次转换的 DRDY 下降沿的时间，如图 7-11 所示。

此外，可以增加每个步骤的可编程延迟时间，以在序列发生器选择新的序列步骤后延迟转换周期的启动。此延迟时间允许外部元件进入趋稳状态，例如在退出待机模式后电压基准的趋稳，或当序列发生器在不同器件配置的序列步骤之间切换时提供额外的趋稳时间。仅对序列步骤的第一次转换增加延迟时间，如图 7-11 所示。序列步骤内的后续转换不会延迟。使用 STEPx_DELAY[6:0] 位为每个序列步骤配置单独的延迟时间。

启动或重新启动序列发生器后完成第一个序列步骤的第一次转换的时间遵循方程式 11。

当使用序列发生器模式 SEQ_MODE[1:0] = 10b 或 11b 时，第二个和所有后续序列步骤的第一个转换的完成时间遵循方程式 12。

方程式 11. tL1 = tSTBY_DELAY + tSTEPx_DELAY + tOVERHEAD + tSTEPx_LATENCY
方程式 12. tL2 = tSTEPx_DELAY + tSTEPx_LATENCY

其中：

  • tSTEPx_LATENCY 是表 7-10 和表 7-11 中给出的延迟时间
  • tSTEPx_DELAY 是通过 STEPx_DELAY[6:0] 位确定的延迟时间
  • 从空闲模式 (STBY_MODE = 0b) 启动序列发生器时，tSTBY_DELAY = 0。
    当从待机模式 (STBY_MODE = 1b) 启动序列发生器时，器件会在用户可编程延迟时间之前增加取决于速度模式的延迟时间，以允许内部电路唤醒：
    • tSTBY_DELAY = 5 tMOD（速度模式 0）
    • tSTBY_DELAY = 27 tMOD（速度模式 1、速度模式 2）
    • tSTBY_DELAY = 35 tMOD（速度模式 3）
  • tOVERHEAD = 11 tMOD

表 7-10 具有 OSR 设置的 Sinc 滤波器延迟
OSR 以 tMOD(1) 为单位的延迟（绝对时间(2)）
速度模式 0
(fMOD = 32kHz)		 速度模式 1
(fMOD = 256kHz)		 速度模式 2
(fMOD = 512kHz)		 速度模式 3
(fMOD = 1.024MHz)
SINC4 滤波器（STEPx_FLTR_MODE = 0b、STEPx_FLTR_OSR[4:0] = 00000b 至 01100b）
8 38 (1.188 ms) 46 (0.180 ms) 46 (0.090 ms) 62 (0.061 ms)
16 70 (2.188 ms) 78 (0.305 ms) 78 (0.152 ms) 94 (0.092 ms)
24 102 (3.188 ms) 110 (0.430 ms) 110 (0.215 ms) 126 (0.123 ms)
32 134 (4.188 ms) 142 (0.555 ms) 142 (0.277 ms) 158 (0.154 ms)
64 262 (8.188 ms) 270 (1.055 ms) 270 (0.527 ms) 286 (0.279 ms)
128 518 (16.19 ms) 526 (2.055 ms) 526 (1.027 ms) 542 (0.529 ms)
256 1030 (32.19 ms) 1038 (4.055 ms) 1038 (2.027 ms) 1054 (1.029 ms)
512 2054 (64.19 ms) 2062 (8.055 ms) 2062 (4.027 ms) 2078 (2.029 ms)
640 2566 (80.19 ms) 2574 (10.05 ms) 2574 (5.027 ms) 2590 (2.529 ms)
1024 4102 (128.2 ms) 4110 (16.05 ms) 4110 (8.027 ms) 4126 (4.029 ms)
2048 8198 (256.2 ms) 8206 (32.05 ms) 8206 (16.03 ms) 8222 (8.029 ms)
4096 16390 (512.2 ms) 16398 (64.05 ms) 16398 (32.03 ms) 16414 (16.03 ms)
8192 32774 (1024 ms) 32782 (128.1 ms) 32782 (64.03 ms) 32798 (32.03 ms)
SINC3 滤波器（STEPx_FLTR_MODE = 1b、STEPx_FLTR_OSR[4:0] = 00000b 至 01100b）
8 30 (0.938 ms) 38 (0.148 ms) 38 (0.074 ms) 54 (0.053 ms)
16 54 (1.688 ms) 62 (0.242 ms) 62 (0.121 ms) 78 (0.076 ms)
24 78 (2.438 ms) 86 (0.336 ms) 86 (0.168 ms) 102 (0.100 ms)
32 102 (3.188 ms) 110 (0.430 ms) 110 (0.215 ms) 126 (0.123 ms)
64 198 (6.188 ms) 206 (0.805 ms) 206 (0.402 ms) 222 (0.217 ms)
128 390 (12.19 ms) 398 (1.555 ms) 398 (0.777 ms) 414 (0.404 ms)
256 774 (24.19 ms) 782 (3.055 ms) 782 (1.527 ms) 798 (0.779 ms)
512 1542 (48.19 ms) 1550 (6.055 ms) 1550 (3.027 ms) 1566 (1.529 ms)
640 1926 (60.19 ms) 1934 (7.555 ms) 1934 (3.777 ms) 1950 (1.904 ms)
1024 3078 (96.19 ms) 3086 (12.05 ms) 3086 (6.027 ms) 3102 (3.029 ms)
2048 6150 (192.2 ms) 6158 (24.05 ms) 6158 (12.03 ms) 6174 (6.029 ms)
4096 12294 (384.2 ms) 12302 (48.05 ms) 12302 (24.03 ms) 12318 (12.03 ms)
8192 24582 (768.2 ms) 24590 (96.05 ms) 24590 (48.03 ms) 24606 (24.03 ms)
SINC4 + SINC1 滤波器（STEPx_FLTR_OSR[4:0] = 10001b 至 11001b）
64 166 (5.188 ms) 174 (0.680 ms) 174 (0.340 ms) 190 (0.186 ms)
128 230 (7.188 ms) 238 (0.930 ms) 238 (0.465 ms) 254 (0.248 ms)
256 358 (11.19 ms) 366 (1.430 ms) 366 (0.715 ms) 382 (0.373 ms)
512 614 (19.19 ms) 622 (2.430 ms) 622 (1.215 ms) 638 (0.623 ms)
640 742 (23.19 ms) 750 (2.930 ms) 750 (1.465 ms) 766 (0.748 ms)
1024 1126 (35.19 ms) 1134 (4.430 ms) 1134 (2.215 ms) 1150 (1.123 ms)
2048 2150 (67.19 ms) 2158 (8.430 ms) 2158 (4.215 ms) 2174 (2.123 ms)
4096 4198 (131.2 ms) 4206 (16.43 ms) 4206 (8.215 ms) 4222 (4.123 ms)
8192 8294 (259.2 ms) 8302 (32.43 ms) 8302 (16.21 ms) 8318 (8.123 ms)
(1) tMOD = 1 / fMOD。
(2) 基于 fCLK = 4.096MHz 的标称时钟频率。
表 7-11 具有固定数据速率设置的 Sinc 和 FIR 滤波器的延迟
输出数据速率 以 tMOD(1) 为单位的延迟（绝对时间(2)）
速度模式 0
(fMOD = 32kHz)		 速度模式 1
(fMOD = 256kHz)		 速度模式 2
(fMOD = 512kHz)		 速度模式 3
(fMOD = 1.024MHz)
SINC4 滤波器（STEPx_FLTR_MODE = 0b、STEPx_FLTR_OSR[4:0] = 01101b 至 10000b）
10SPS 2134 (66.69 ms) 17038 (66.55 ms) 34062 (66.53 ms) 68126 (66.53 ms)
16.7SPS 2566 (80.19 ms) 20494 (80.05 ms) 40974 (80.03 ms) 81950 (80.03 ms)
50SPS 7686 (240.2 ms) 61454 (240.1 ms) 122894 (240.0 ms) 245790 (240.0 ms)
60SPS 12806 (400.2 ms) 102414 (400.1 ms) 204814 (400.0 ms) 409630 (400.0 ms)
SINC3 滤波器（STEPx_FLTR_MODE = 1b、STEPx_FLTR_OSR[4:0] = 01101b 至 10000b）
10SPS 1602 (50.06 ms) 12782 (49.93 ms) 25550 (49.90 ms) 51102 (49.90 ms)
16.7SPS 1926 (60.19 ms) 15374 (60.05 ms) 30734 (60.03 ms) 61470 (60.03 ms)
50SPS 5766 (180.2 ms) 46094 (180.1 ms) 92174 (180.0 ms) 184350 (180.0 ms)
60SPS 9606 (300.2 ms) 76814 (300.1 ms) 153614 (300.0 ms) 307230 (300.0 ms)
SINC4 + SINC1 滤波器（STEPx_FLTR_OSR[4:0] = 11010b 至 11101b）
10SPS 646 (20.19 ms) 4366 (17.05 ms) 8654 (16.90 ms) 17182 (16.78 ms)
16.7SPS 742 (23.19 ms) 5230 (20.43 ms) 10350 (20.21 ms) 20606 (20.12 ms)
50SPS 2022 (63.2 ms) 15470 (60.4 ms) 30830 (60.2 ms) 61566 (60.1 ms)
60SPS 3302 (103.2 ms) 25710 (100.4 ms) 51310 (100.2 ms) 102526 (100.1 ms)
FIR 滤波器（STEPx_FLTR_OSR[4:0] = 11110b 至 11111b）
20SPS 1726 (53.94 ms) 12934 (50.52 ms) 25734 (50.26 ms) 51350 (50.15 ms)
25SPS 1406 (43.94 ms) 10374 (40.52 ms) 20614 (40.26 ms) 41110 (40.15 ms)
(1) tMOD = 1 / fMOD。
(2) 基于 fCLK = 4.096MHz 的标称时钟频率。