AM62Px VDDS_MMC0 PHY IO 电源引脚处 1.8V IO 电压的供电网络 (PDN) 必须在特定频率下满足特定的目标阻抗要求。SK-AM62P-LP (PROC164E2) 上此电源的 PDN 经过设计和仿真，证明符合 eMMC JEDEC 规范 JESD84-B51。为满足这些要求，此电路板需要使用多个电源和接地过孔结构，并将这些结构连接到靠近 VDDS_MMC0 引脚的多个去耦电容器。这些过孔和去耦电容器的布置非常重要，具体如下所述。另请参阅表 1-3 中的要求。

SK-AM62P-LP (PROC164E2) 电路板厚度为 1.73mm，具有 12 层，仅采用镀通孔 (PTH) 过孔（钻孔直径 0.20mm）。

三个单独的 VDDS_MMC0 过孔分别置于距离 VDDS_MMC0 1K2 引脚 0.76mm 的范围内（距离从引脚中心到过孔中心测量）。电路板 AM62Px 引脚侧的覆铜形状环绕并连接 3 个过孔和 VDDS_MMC0 引脚。这 3 个电源过孔周围环绕 6 个 GND 过孔，这些过孔紧密连接到置于电路板另一侧的去耦电容器。

将三个 0.1uF 双端子去耦电容器置于其中一个焊盘上，尽可能各自靠近 3 个 VDDS_MMC0 过孔，而无需实现焊盘内过孔。从任何电容器焊盘中心到每个过孔中心的最大距离小于 0.51mm。覆铜形状环绕并连接 3 个 VDDS_MMC0 过孔以及连接到 VDDS_MMC0 的 3 个电容器焊盘。每个电容器的 GND 焊盘尽可能靠近 6 个 GND 过孔中的 3 个放置，而无需实现焊盘内过孔。短而宽的布线将电容器连接到每个 GND 过孔（布线宽度为 0.25mm 且布线长度小于 0.51mm，中心到中心测量）。没有任何去耦电容器共用同一电源或 GND 过孔。GND 过孔连接到内层上的多个实心 GND 参考平面。以下 SK-AM62P-LP (PROC164E2) 示例设计以 45 度角放置电容器，但已经证明，限制为 90 度增量的放置同样可获得等效性能。

通用 1.8V IO 电源必须同时连接到 AM62Px VDDS_MMC0 PHY IO 电源引脚和连接的 eMMC 器件 IO 电源。1.8V IO 电源还可以连接到 AM62Px 上的其他电源引脚，例如 VDDSHV1、VDDSHV6 和 VMON_1P8_SOC。

AM62Px VDDS_MMC0 的覆铜需要置于尽可能靠近 BGA 引脚的 PCB 层上，以更大限度地减小电感。与 VDDS_MMC0 短接的每个单独 1.8V 电源轨的覆铜也需要尽可能靠近 BGA 引脚。但是，连接 VDDS_MMC0 的星形连接和与 VDDS_MMC0 短接的不同 1.8V 电源轨需要尽可能远离 BGA 引脚（位于远离 SoC BGA 的 PCB 层上）。此方法的目的是更大限度地减少 VDDS_MMC0 和与 VDDS_MMC0 短接的其他 1.8V 电源轨之间的电源干扰。本文档的节 3中提供了 VDDS_MMC0 IO 电源去耦电容器以及与 VDDS_MMC0 短接的其他 1.8V 电源轨去耦电容器的环路电感作为设计目标。

AM62Px VDDS_MMC0 PHY IO 电源引脚与相邻电源引脚之间的隔离必须通过过孔隔离和靠近每个过孔放置的去耦电容器来实现。

例如，在 SK-AM62P-LP (PROC164E2) 设计中，任何 VDDS_MMC0 过孔与最接近的 VDDR_CORE 过孔之间的最小过孔间距为 1.11mm。此外，在这两个电源的过孔之间插入了 GND 过孔，以进一步限制电源串扰。

AM62Px eMMC PHY 的内核通过 VDDR_CORE 电源引脚供电。需要隔离 PCB 上的 1.8V VDDS_MMC0 PHY IO 电源与 0.85V VDDR_CORE 电源，以防止噪声从 1.8V VDDS_MMC0 电源耦合到 0.85V VDDR_CORE 电源。耦合到 eMMC PHY 内核的任何此类噪声都会导致抖动，从而降低信号完整性裕度。SK-AM62P-LP (PROC164E2) 中 VDDS_MMC0 和 VDDR_CORE 电源的过孔布置和去耦电容器布置如图 2-1 和图 2-2 所示。VDDS_MMC0 显示为紫色，VDDR_CORE 显示为红色。