ZHDA041 January   2026 AM62P

 

  1.   1
  2.    AM62Px eMMC HS400 IBIS 模型仿真方法
  3.   商标
  4. 1概述
    1. 1.1 支持的电路板设计
    2. 1.2 通用电路板布局布线指南
    3. 1.3 PCB 堆叠
    4. 1.4 旁路电容器
      1. 1.4.1 大容量旁路电容器
      2. 1.4.2 高速旁路电容器
    5. 1.5 速度补偿
  5. 2eMMC 电路板设计和布局布线指南
    1. 2.1 eMMC 简介
    2. 2.2 eMMC 信号端接
    3. 2.3 信号布线规范
    4. 2.4 电源设计
  6. 3eMMC 电路板设计仿真
    1. 3.1 电路板模型提取
    2. 3.2 电路板模型验证
    3. 3.3 电容器环路电感
    4. 3.4 交流阻抗
    5. 3.5 IBIS 模型仿真
      1. 3.5.1 仿真设置
      2. 3.5.2 仿真位模式
      3. 3.5.3 仿真最佳实践
      4. 3.5.4 仿真策略和示例
      5. 3.5.5 通过/未通过检查
  7. 4设计示例
    1. 4.1 堆叠
    2. 4.2 电源布线
    3. 4.3 信号路由
  8. 5总结
  9. 6参考资料

4.3 信号路由

下面 图 4-3 和 图 4-4 中的示例信号布线显示了 SK-AM62P-LP (PROC164E2) 设计中使用的 eMMC 信号布线。

eMMC 信号 CMD 和 DAT[7:0] 在第 3 层完全以带状线的形式布线，目标阻抗为 50Ω。

CLK 以 50Ω 的目标阻抗从 SoC 引脚布线到 SoC 下方底层的串联端接电阻器，然后转换到第 3 层（目标阻抗为 50Ω）。

DS 以 50Ω 的目标阻抗从 eMMC 引脚布线到 eMMC 器件下方底层的串联端接电阻器，然后转换到第 3 层（目标阻抗为 50Ω）。

GND 缝合过孔有助于为过孔两侧的 CLK 和 DS 信号提供到底层串联端接电阻器的连续 GND 返回路径。

此布局通过仿真证明能够满足上述通过/未通过检查的裕度，从而表明其符合 JEDEC 规范。

SK-AM62P-LP (PROC164E2) eMMC 信号布线 — CMD 和 DAT[7:0]图 4-3 SK-AM62P-LP (PROC164E2) eMMC 信号布线 — CMD 和 DAT[7:0]
SK-AM62P-LP (PROC164E2) eMMC 信号布线 — CLK 和 DS图 4-4 SK-AM62P-LP (PROC164E2) eMMC 信号布线 — CLK 和 DS
表 4-2 示例 eMMC 布线阻抗汇总
层 信号 单端阻抗 (Ω)
L3 eMMC CLK(1)、CMD、DAT[7:0]、DS(1) 49.87
L12 eMMC CLK(1)、DS(1) 50.13
(1) CLK 和 DS 转换到 L12（底层）连接串联端接电阻器，然后转换回 L3 完成布线的其余部分