ZHCZ030A March 2024 – April 2025 AM67 , AM67A , TDA4AEN-Q1 , TDA4VEN-Q1
DDR：必须在 LPDDR4 命令总线训练期间定义有效 VRef 范围
DDR PHY 会在 LPDDR4 命令总线训练 (CBT) 期间更新命令/地址总线的 VREF (ca)。如果 VREF (ca) 搜索范围设置为无效值，因而在 CBT 期间无法找到工作设置，则培训过程可能失败或挂起。
在启用 CBT 之前，将以下字段设置为已知的有效工作值。
对于频率集 0：DDRSS_PI_199[6-0] PI_CALVL_VREF_INITIAL_START_POINT_F0 和 DDRSS_PI_199[14-8] PI_CALVL_VREF_INITIAL_STOP_POINT_F0 位字段。
对于频率集 1：DDRSS_PI_199[22-16] PI_CALVL_VREF_INITIAL_START_POINT_F1 和 DDRSS_PI_199[30-24] PI_CALVL_VREF_INITIAL_STOP_POINT_F1 位字段。
对于频率集 2：DDRSS_PI_200[6-0] PI_CALVL_VREF_INITIAL_START_POINT_F2 和 DDRSS_PI_200[14-8] PI_CALVL_VREF_INITIAL_STOP_POINT_F2 位字段。
建议使用标称 VRef 值（基于 VDDQ/3 或 VDDQ/2.5 的器件编程以及使用的驱动/端接设置）+/- 4%。