ZHCUDI9A June   2023  – November 2025

 

  1.   1
  2.   说明
  3.   特性
  4.   4
  5. 1评估模块概述
    1. 1.1 简介
    2. 1.2 套件内容
    3. 1.3 器件信息
    4. 1.4 EVM 版本和组件型号
    5. 1.5 规格
  6. 2硬件
    1. 2.1  其他图像
    2. 2.2  主要特性
      1. 2.2.1 处理器
      2. 2.2.2 存储器
      3. 2.2.3 JTAG 仿真器
      4. 2.2.4 支持的接口和外设
      5. 2.2.5 扩展连接器接头，可支持应用特定附加电路板
    3. 2.3  电源
      1. 2.3.1 电源要求
      2. 2.3.2 电源输入
      3. 2.3.3 电源
      4. 2.3.4 上电/断电过程
        1. 2.3.4.1 上电过程
        2. 2.3.4.2 断电过程
        3. 2.3.4.3 电源测试点
      5. 2.3.5 电源时序
      6. 2.3.6 AM62x 17x17 SoC 电源
      7. 2.3.7 电流监测
    4. 2.4  AM62x 低功耗 SK EVM 接口映射
    5. 2.5  时钟
    6. 2.6  复位
    7. 2.7  OLDI 显示接口
    8. 2.8  CSI 接口
    9. 2.9  音频编解码器接口
    10. 2.10 HDMI 显示接口
    11. 2.11 JTAG 接口
    12. 2.12 测试自动化接头
    13. 2.13 UART 接口
    14. 2.14 USB 接口
      1. 2.14.1 USB2.0 A 型接口
      2. 2.14.2 USB2.0 Type C 接口
    15. 2.15 存储器接口
      1. 2.15.1 LPDDR4 接口
      2. 2.15.2 OSPI
      3. 2.15.3 MMC 接口
        1. 2.15.3.1 MMC0 - eMMC 接口
        2. 2.15.3.2 MMC1 – Micro SD 接口
        3. 2.15.3.3 MMC2 - M2 Key E 接口
      4. 2.15.4 EEPROM
    16. 2.16 以太网接口
      1. 2.16.1 CPSW 以太网 PHY1 默认配置
      2. 2.16.2 CPSW 以太网 PHY2 默认配置
    17. 2.17 GPIO 端口扩展器
    18. 2.18 GPIO 映射
    19. 2.19 AM62x 低功耗 SK EVM 用户设置和配置
      1. 2.19.1 EVM DIP 开关
      2. 2.19.2 引导模式
      3. 2.19.3 用户测试 LED
    20. 2.20 扩展接头
      1. 2.20.1 用户扩展连接器
      2. 2.20.2 MCU 连接器
      3. 2.20.3 PRU 连接器
    21. 2.21 按钮
    22. 2.22 I2C 地址映射
  7. 3硬件设计文件
  8. 4合规信息
    1. 4.1 EMC、EMI 和 ESD 合规性
  9. 5其他信息
    1. 5.1 已知问题和修改
    2.     商标
    3.     72
  10. 6修订历史记录

2.16.1 CPSW 以太网 PHY1 默认配置

DP83867 的默认配置是通过 PHY 特定引脚上的多个电阻器上拉和下拉值确定的。根据安装的阻值，可以使用提供的上拉和下拉选项将每个配置引脚设置为四种模式之一。AM62x 低功耗 SK EVM 采用支持 RGMII 接口的 48 引脚 QFN 封装。

DP83867 PHY 使用基于电阻搭接的四级配置，可生成四个不同的电压范围。电阻器与 RX 数据和控制引脚相连，这些引脚通常由 PHY 驱动，是处理器的输入。每种模式的电压范围如下所示：

  • Mode1 – 0V 至 0.3V
  • 模式 2 - 0.462V 到 0.6303V
  • 模式 3 – 0.7425V 至 0.9372V
  • 模式 4 – 2.2902V 至 2.9304V

在所有配置引脚（LED_0 除外）上提供了上拉和下拉电阻器空间。在默认情况下设置为模式 1 的 LED_0 可用于启用镜像，模式 4 不适用，模式 2 和模式 3 选项不能满足要求。AM62X 17x17 SoC 的 CPSW_RGMII1 端口连接到 DP83867，其配置如下：

  • PHY 地址：00000
  • Auto_neg：禁用
  • ANG_sel：10/100/1000
  • RGMII 时钟延迟 Tx：0ns
  • RGMIIClk 偏移 Rx：2ns
表 2-13 CPSW 以太网 PHY–1 配置值
Strap 设置 引脚名称 Strap 功能 模式 配置 (Strap) 功能值 说明
PHY 地址 RX_D2 PHY_AD3 1 0 PHY 地址：0000
PHY_AD2 1 0
RX_D0 PHY_AD1 1 0
PHY_AD0 1 0
自动协商 RX_DV/RX_CTRL 自动协商 3 0 自动协商禁用
运行模式 LED2 RGMII 时钟偏差 TX[1] 5 0 RGMII TX 时钟偏差设为 0ns
RGMII 时钟偏差 TX[0] 5 0
LED_1 RGMII 时钟偏差 TX[2] 5 1
ANEG_SEL 1 0 广播能力 10/100/1000
LED_0 镜像启用 1 0 镜像启用已禁用
GPIO_1 RGMII 时钟偏差 RX[2] 1 0 RGMII RX 时钟偏差设为 2ns
RGMII 时钟偏差 RX[1] 1 0
GPIO_0 RGMII 时钟偏差 RX[0] 1 0