ZHCUCH8B November   2024  – November 2025 AM2612

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   5
  6. 1评估模块概述
    1. 1.1 简介
      1. 1.1.1 前言：使用前必读
        1. 1.1.1.1 Sitara MCU+ Academy
        2. 1.1.1.2 重要使用说明
    2. 1.2 套件内容
    3. 1.3 器件信息
      1. 1.3.1 系统架构概述
      2. 1.3.2 元件标识
      3. 1.3.3 功能方框图
      4. 1.3.4 BoosterPack
      5. 1.3.5 器件信息
        1. 1.3.5.1 安全性
  7. 2硬件
    1. 2.1  设置
      1. 2.1.1 独立配置
    2. 2.2  电源要求
      1. 2.2.1 使用 USB Type-C 连接器的电源输入
      2. 2.2.2 电源树
      3. 2.2.3 电源状态 LED
    3. 2.3  接头信息
      1. 2.3.1 OSPI 扩展连接器
      2. 2.3.2 ADC/DAC 外部 VREF 接头
      3. 2.3.3 FSI 接头
      4. 2.3.4 EQEP 接头
    4. 2.4  按钮
    5. 2.5  复位
    6. 2.6  时钟
    7. 2.7  引导模式选择
    8. 2.8  GPIO 映射
    9. 2.9  IO 扩展器
    10. 2.10 接口
      1. 2.10.1  存储器接口
        1. 2.10.1.1 OSPI
        2. 2.10.1.2 电路板 ID EEPROM
      2. 2.10.2  以太网接口
        1. 2.10.2.1 以太网 PHY 0 — RGMII2/PR0_PRU0
        2. 2.10.2.2 以太网 PHY 1 — RGMII1/PR0_PRU1
      3. 2.10.3  I2C
        1. 2.10.3.1 工业应用 LED
      4. 2.10.4  SPI
      5. 2.10.5  UART
      6. 2.10.6  MCAN
      7. 2.10.7  SDFM
      8. 2.10.8  FSI
      9. 2.10.9  JTAG
      10. 2.10.10 测试自动化引脚映射
      11. 2.10.11 LIN
      12. 2.10.12 ADC 和 DAC
      13. 2.10.13 EQEP
      14. 2.10.14 EPWM
      15. 2.10.15 USB
    11. 2.11 BoosterPack 接头
      1. 2.11.1 BoosterPack 模式 00：标准 LaunchPad/BoosterPack 引脚排列
      2. 2.11.2 BoosterPack 模式 01：伺服电机控制 BoosterPack 模式
      3. 2.11.3 BoosterPack 模式 10：BOOSTXL-IOLINKM-8 模式
      4. 2.11.4 BoosterPack 模式 11：C2000 DRVx BoosterPack 模式
    12. 2.12 引脚多路复用映射
    13. 2.13 测试点
    14. 2.14 最佳实践
  8. 3软件
  9. 4硬件设计文件
  10. 5合规性
  11. 6其他信息
    1. 6.1 修订版 E1 附录
      1. 6.1.1 TA_POWERDOWNz 由 VSYS_TA_3V3 上拉，由 VSYS_3V3 供电
      2. 6.1.2 R355 上拉 USB2.0_MUX_SEL0
      3. 6.1.3 PRU0-ICSS0 的 MDIO 和 MDC 需要路由到这两个以太网 PHY
      4. 6.1.4 要连接到 GPIO 的 AM261_RGMII1_RXLINK 和 AM261_RGMII2_RXLINK
    2. 6.2 修订版 E2 附录
      1. 6.2.1 修订版本 E2 相较于 E1 的更改
      2. 6.2.2 修订版本 E2 已知限制
    3. 6.3 修订版 A 附录
      1. 6.3.1 修订版 A 相较于 E2 的更改
      2. 6.3.2 修订版 A 勘误表
    4.     商标
  12. 7参考资料
    1. 7.1 参考文档
    2. 7.2 此设计中使用的其他 TI 元件
  13. 8修订历史记录

2.5 复位

图 2-7 展示了 AM261x LaunchPad 的复位架构

LP-AM261 复位架构 图 2-7 复位架构

AM261x LaunchPad 具有以下复位：

  • PORz（上电复位）
  • WARMRESETn（热复位）

LP-AM261 PORZ 复位信号树 图 2-8 PORZ 复位信号树

PORz

PORz 信号由 2 路输入与门驱动，后者会在以下情况下生成主域上电复位：

  • PMIC 的 (TPS650360) NRSTOUT 被驱动为低电平
  • 按下用户按钮 (SW1) 时。
  • P 沟道 MOSFET 栅极的信号为逻辑低电平，这会导致 PMOS 的 VGS 小于零。PORz 信号连接至直接接地的 PMOS 漏极。可为 PMOS 栅极生成逻辑低电平输入的信号包括：
    • 来自测试自动化接头的 TA_PORZ 输出
    • 来自任一 BoosterPack 站点的 BP_PORZ 输出。

PORz 信号连接到：

  • AM261x SoC PORz 输入
  • 两个以太网附加电路板连接器复位逻辑
  • 引导模式状态驱动器 (U61) 的输出使能输入
    • RC 滤波器在 GND 与 3.0V 电源之间产生 1ms 的延迟，以便 SOP 状态驱动器的输出使能输入保持低电平的时间超过 PORz 取消置位后所需的 SOP 保持时间。

WARMRESETn

WARMRESETn 信号会在以下情况下生成主域热复位：

  • 按下用户按钮 (SW2) 时。

WARMRESETn 信号连接到：

  • AM261x SoC WARMRESETN 输出
  • 按下按钮+ PMOS 逻辑生成的 RESETN_PB 信号
  • OSPI0 和 OSPI1 器件复位逻辑

LP-AM261 WARMRESETn 复位信号树 图 2-9 WARMRESETn 复位信号树

注： OSPI0_RESET_OUT0 由 GPIO61 通过引脚多路复用产生，而 GPIO61 存在一个与 AM261x 引导 ROM 关联的已知问题。在引导时，ROM 代码将 GPIO61 设置为 OSPI0_RESET_OUT0 并将引脚驱动为低电平，以复位外部闪存器件。但是，由于 OSPI 控制器配置中的错误，闪存器件复位后，该引脚不会驱动为高电平，从而使闪存器件保持在复位状态并阻止正常引导。默认情况下，通过连接到输出使能引脚的拉电阻器来禁用双向电平转换器 (U25)。这样可以防止（GPIO61 上的）OSPI0_RESET_OUT0 在器件从 OSPI0 闪存引导之前将输入拉至与门低电平。OSPI0_RESET_OUT0 网络在与门处被上拉至高电平。器件引导后，可在软件中将 OSPI0_RESET_OUT0 配置为 OSPI 复位，并可从 I2C 控制的 IO 扩展器 (U23) 启用电平转换器 (U25)。有关此引导 ROM 问题的更多信息，请参阅 AM261x 勘误文档。

INTn

AM261x LaunchPad 还具有 SoC 的外部中断 INT1，以下情况下会发生该中断：

  • 按下用户按钮 (SW3) 时