ZHCUCH8B November   2024  – November 2025 AM2612

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   5
  6. 1评估模块概述
    1. 1.1 简介
      1. 1.1.1 前言：使用前必读
        1. 1.1.1.1 Sitara MCU+ Academy
        2. 1.1.1.2 重要使用说明
    2. 1.2 套件内容
    3. 1.3 器件信息
      1. 1.3.1 系统架构概述
      2. 1.3.2 元件标识
      3. 1.3.3 功能方框图
      4. 1.3.4 BoosterPack
      5. 1.3.5 器件信息
        1. 1.3.5.1 安全性
  7. 2硬件
    1. 2.1  设置
      1. 2.1.1 独立配置
    2. 2.2  电源要求
      1. 2.2.1 使用 USB Type-C 连接器的电源输入
      2. 2.2.2 电源树
      3. 2.2.3 电源状态 LED
    3. 2.3  接头信息
      1. 2.3.1 OSPI 扩展连接器
      2. 2.3.2 ADC/DAC 外部 VREF 接头
      3. 2.3.3 FSI 接头
      4. 2.3.4 EQEP 接头
    4. 2.4  按钮
    5. 2.5  复位
    6. 2.6  时钟
    7. 2.7  引导模式选择
    8. 2.8  GPIO 映射
    9. 2.9  IO 扩展器
    10. 2.10 接口
      1. 2.10.1  存储器接口
        1. 2.10.1.1 OSPI
        2. 2.10.1.2 电路板 ID EEPROM
      2. 2.10.2  以太网接口
        1. 2.10.2.1 以太网 PHY 0 — RGMII2/PR0_PRU0
        2. 2.10.2.2 以太网 PHY 1 — RGMII1/PR0_PRU1
      3. 2.10.3  I2C
        1. 2.10.3.1 工业应用 LED
      4. 2.10.4  SPI
      5. 2.10.5  UART
      6. 2.10.6  MCAN
      7. 2.10.7  SDFM
      8. 2.10.8  FSI
      9. 2.10.9  JTAG
      10. 2.10.10 测试自动化引脚映射
      11. 2.10.11 LIN
      12. 2.10.12 ADC 和 DAC
      13. 2.10.13 EQEP
      14. 2.10.14 EPWM
      15. 2.10.15 USB
    11. 2.11 BoosterPack 接头
      1. 2.11.1 BoosterPack 模式 00：标准 LaunchPad/BoosterPack 引脚排列
      2. 2.11.2 BoosterPack 模式 01：伺服电机控制 BoosterPack 模式
      3. 2.11.3 BoosterPack 模式 10：BOOSTXL-IOLINKM-8 模式
      4. 2.11.4 BoosterPack 模式 11：C2000 DRVx BoosterPack 模式
    12. 2.12 引脚多路复用映射
    13. 2.13 测试点
    14. 2.14 最佳实践
  8. 3软件
  9. 4硬件设计文件
  10. 5合规性
  11. 6其他信息
    1. 6.1 修订版 E1 附录
      1. 6.1.1 TA_POWERDOWNz 由 VSYS_TA_3V3 上拉，由 VSYS_3V3 供电
      2. 6.1.2 R355 上拉 USB2.0_MUX_SEL0
      3. 6.1.3 PRU0-ICSS0 的 MDIO 和 MDC 需要路由到这两个以太网 PHY
      4. 6.1.4 要连接到 GPIO 的 AM261_RGMII1_RXLINK 和 AM261_RGMII2_RXLINK
    2. 6.2 修订版 E2 附录
      1. 6.2.1 修订版本 E2 相较于 E1 的更改
      2. 6.2.2 修订版本 E2 已知限制
    3. 6.3 修订版 A 附录
      1. 6.3.1 修订版 A 相较于 E2 的更改
      2. 6.3.2 修订版 A 勘误表
    4.     商标
  12. 7参考资料
    1. 7.1 参考文档
    2. 7.2 此设计中使用的其他 TI 元件
  13. 8修订历史记录

2.7 引导模式选择

AM261x 的引导模式由 DIP（双列直插式封装）开关 (SW4) 或测试自动化接头选择。当 PORz 切换时，测试自动化接头使用 I2C 扩展缓冲器来驱动引导模式。表 2-12 展示了支持的引导模式。表 2-13 展示了每种引导模式的 DIP 开关配置。

注： LP-AM261 上的引导模式 DIP 开关位置与 SOPx 设置相反。例如，如果引导模式设置要求调用 SOP3=0，则 SW4.4=1。

LP-AM261 引导模式 DIP 开关位置 - LP AM261x E2 SW1 SOP 开关

图 2-11 引导模式 DIP 开关位置 - LP AM261x E2 SW1 SOP 开关
表 2-12 受支持的引导模式
引导模式或外设 引导介质或主机 ROM 活动/注释
OSPI-OSPI (4S)、50MHz、SDR、0x6B 闪存存储器 ROM 将 OSPI 控制器配置为 OSPI 4S 模式，并从外部闪存下载映像，在出现任何故障时支持 UART 回退引导模式
UART、XMODEM、115200bps 外部主机 ROM 将 UART0 配置为 115200bps 的波特率，并使用 x-modem 协议从外部 PC 终端下载映像
OSPI-OSPI (1S)、50MHz、SDR、0x0B 闪存存储器 ROM 将 OSPI 控制器配置为 OSPI 1S 模式，并从外部闪存下载映像，在出现任何故障时支持 UART 回退引导模式
OSPI (8S)、SDR、33MHz、0x8B 闪存存储器 ROM 将 OSPI 控制器配置为 8S 模式，并从外部闪存下载映像，在出现任何故障时支持 UART 回退引导模式
DevBoot 不适用 为支持 SBL 开发，R5 将启动 ROM，初始化 PLL，无 L2，执行 TCMA 和 TCMB PBIST，无 L2 和 TCM memInit。仅在 FS 器件上受支持
xSPI (1S->8D)，20MHz，SFDP 闪存存储器、外部主机 ROM 将 OSPI 控制器配置为 xSPI 8D 模式，读取 SFDP 表以获取读取命令并从外部闪存下载映像，具有 SFDP 的闪存仅支持 JEDEC 标准修订版 D。如果发生任何故障，器件会返回 UART 引导模式
USB DFU 外部主机 ROM 将 USB 控制器配置为在器件模式下工作，并将映像下载到 L2 存储器中进行处理。如果发生任何故障，器件会返回 UART 引导模式。支持高速（HS、480Mbps）下的 USB 2.0 器件模式
表 2-13 引导模式选择
引导模式 AM261x SOP[3:0] SW4.4（SOP3 反转） SW4.3（SOP2 反转） SW4.2（SOP1 反转） SW4.1（SOP0 反转）
OSPI-OSPI (4S)、50MHz、SDR、0x6B 0000 1 1 1 1
UART、XMODEM、115200bps 0001 1 1 1 0
OSPI-OSPI (1S)、50MHz、SDR、0x0B 0010 1 1 0 1
OSPI (8S)、SDR、33MHz、0x8B 0011 1 1 0 0
DevBoot 1011 0 1 0 0
xSPI (1S->8D)，20MHz，SFDP 1100 0 0 1 1
USB DFU 1110 0 0 0 1