ZHCU946 March   2022 DRA829V , LP8764-Q1 , TDA4VM , TPS6594-Q1

 

  1.   PDN-1A 用户指南之使用 TPS6594-Q1 和 LP8764-Q1 PMIC 为 J721E 供电
  2.   商标
  3. 1引言
  4. 2器件版本
  5. 3处理器连接
    1. 3.1 电源映射
    2. 3.2 控制映射
  6. 4支持功能安全系统
    1. 4.1 达到 ASIL-B 系统要求
    2. 4.2 达到 ASIL-D 系统要求
  7. 5静态 NVM 设置
    1. 5.1  基于应用程序的配置设置
    2. 5.2  器件标识设置
    3. 5.3  BUCK 设置
    4. 5.4  LDO 设置
    5. 5.5  VCCA 设置
    6. 5.6  GPIO 设置
    7. 5.7  有限状态机 (FSM) 设置
    8. 5.8  中断设置
    9. 5.9  POWERGOOD 设置
    10. 5.10 其他设置
    11. 5.11 接口设置
    12. 5.12 多器件设置
    13. 5.13 看门狗设置
  8. 6可预配置的有限状态机 (PFSM) 设置
    1. 6.1 配置的状态
    2. 6.2 PFSM 触发条件
    3. 6.3 电源序列
      1. 6.3.1 TO_SAFE_SEVERE 和 TO_SAFE
      2. 6.3.2 TO_SAFE_ORDERLY 和 TO_STANDBY
      3. 6.3.3 ACTIVE_TO_WARM
      4. 6.3.4 ESM_SOC_ERROR
      5. 6.3.5 TO_ACTIVE
      6. 6.3.6 TO_RETENTION
  9. 7应用示例
    1. 7.1 初始化
    2. 7.2 在不同状态之间切换:运行和保持
      1. 7.2.1 运行
      2. 7.2.2 保持
    3. 7.3 进入和退出待机状态
    4. 7.4 进入和退出 LP_STANDBY 状态
    5. 7.5 运行时定制
  10. 8参考文献

进入和退出待机状态

运行或保持状态均可转换为待机状态。若要保持在待机任务状态,而不进入硬件状态 LP_STANDBY,则必须将 LP_STANDBY_SEL 位清零。

与保持状态相似,待机状态会关闭为处理器供电的所有稳压器。运行状态是待机状态可返回的唯一目标状态。

当 ENABLE 引脚变为低电平时,TO_STANDBY 序列会被触发。当 ENABLE 引脚再次变为高电平时,PMIC 返回到 STARTUP_DEST 位中定义的运行状态。I2C_0 触发条件也会触发 TO_STANDBY 序列。从 I2C_0 触发时,可以通过 GPIO4、GPIO10 或/和 RTC 计时器或警报触发 PMIC 来返回到运行状态。本例中使用 I2C_0 触发条件来进入待机状态,并使用 GPIO4 来进入运行状态。


Write 0x48:0xC3:0x00:0xF7  // LP_STANDBY_SEL=0
Write 0x48:0x7D:0xC0:0x3F  // Mask NSLEEP bits
Write 0x48:0x34:0xC0;0x3F  // Set GPIO4 to WKUP1 (goes to ACTIVE state)
Write 0x48:0x64:0x08:0xF7  // clear interrupt of GPIO4
Write 0x48:0x4F:0x00:0xF7  // unmask interrupt for GPIO4 falling edge
Write 0x48:0x85:0x01:0xFE  // set I2C_0 trigger, trigger TO_STANDBY sequence
After the GPIO4 has gone low and the PMICs have returned to the ACTIVE state
Write 0x48:0x7D:0x00:0x3F  // unmask NSLEEP bits
Write 0x48:0x86:0x03:0xFC  // Set NSLEEPx bits for ACTIVE state
Write 0x48:0x64:0x08:0xF7  // clear interrupt of GPIO4