ZHCU946 March 2022 DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , LP8764-Q1 , TDA4VM , TDA4VM-Q1 , TPS6594-Q1
这些设置详细说明了由 nINT 引脚监控的项目的默认配置。所有这些设置都可以在启动后通过 I2C 进行更改。
| 寄存器名称 | 字段名称 | TPS65941213-Q1 | LP876411B4-Q1 | ||
|---|---|---|---|---|---|
| 值 | 说明 | 值 | 说明 | ||
| FSM_TRIG_MASK_1 | GPIO1_FSM_MASK | 0x1 | 已屏蔽 | 0x1 | 已屏蔽 |
| GPIO1_FSM_MASK_POL | 0x0 | 低;屏蔽层将信号值设置为“0” | 0x0 | 低;屏蔽层将信号值设置为“0” | |
| GPIO2_FSM_MASK | 0x1 | 已屏蔽 | 0x1 | 已屏蔽 | |
| GPIO2_FSM_MASK_POL | 0x0 | 低;屏蔽层将信号值设置为“0” | 0x0 | 低;屏蔽层将信号值设置为“0” | |
| GPIO3_FSM_MASK | 0x1 | 已屏蔽 | 0x1 | 已屏蔽 | |
| GPIO3_FSM_MASK_POL | 0x0 | 低;屏蔽层将信号值设置为“0” | 0x0 | 低;屏蔽层将信号值设置为“0” | |
| GPIO4_FSM_MASK | 0x1 | 已屏蔽 | 0x1 | 已屏蔽 | |
| GPIO4_FSM_MASK_POL | 0x0 | 低;屏蔽层将信号值设置为“0” | 0x0 | 低;屏蔽层将信号值设置为“0” | |
| FSM_TRIG_MASK_2 | GPIO5_FSM_MASK | 0x1 | 已屏蔽 | 0x1 | 已屏蔽 |
| GPIO5_FSM_MASK_POL | 0x0 | 低;屏蔽层将信号值设置为“0” | 0x0 | 低;屏蔽层将信号值设置为“0” | |
| GPIO6_FSM_MASK | 0x1 | 已屏蔽 | 0x1 | 已屏蔽 | |
| GPIO6_FSM_MASK_POL | 0x0 | 低;屏蔽层将信号值设置为“0” | 0x0 | 低;屏蔽层将信号值设置为“0” | |
| GPIO7_FSM_MASK | 0x1 | 已屏蔽 | 0x1 | 已屏蔽 | |
| GPIO7_FSM_MASK_POL | 0x0 | 低;屏蔽层将信号值设置为“0” | 0x0 | 低;屏蔽层将信号值设置为“0” | |
| GPIO8_FSM_MASK | 0x1 | 已屏蔽 | 0x1 | 已屏蔽 | |
| GPIO8_FSM_MASK_POL | 0x0 | 低;屏蔽层将信号值设置为“0” | 0x0 | 低;屏蔽层将信号值设置为“0” | |
| FSM_TRIG_MASK_3 | GPIO9_FSM_MASK | 0x1 | 已屏蔽 | 0x1 | 已屏蔽 |
| GPIO9_FSM_MASK_POL | 0x0 | 低;屏蔽层将信号值设置为“0” | 0x0 | 低;屏蔽层将信号值设置为“0” | |
| GPIO10_FSM_MASK | 0x1 | 已屏蔽 | 0x1 | 已屏蔽 | |
| GPIO10_FSM_MASK_POL | 0x0 | 低;屏蔽层将信号值设置为“0” | 0x0 | 低;屏蔽层将信号值设置为“0” | |
| GPIO11_FSM_MASK | 0x1 | 已屏蔽 | |||
| GPIO11_FSM_MASK_POL | 0x0 | 低;屏蔽层将信号值设置为“0” | |||
| MASK_BUCK1_2 | BUCK1_ILIM_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 |
| BUCK1_OV_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 | |
| BUCK1_UV_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 | |
| BUCK2_ILIM_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 | |
| BUCK2_OV_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 | |
| BUCK2_UV_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 | |
| MASK_BUCK3_4 | BUCK3_ILIM_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 |
| BUCK3_OV_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 | |
| BUCK3_UV_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 | |
| BUCK4_OV_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 | |
| BUCK4_UV_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 | |
| BUCK4_ILIM_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 | |
| MASK_BUCK5 | BUCK5_ILIM_MASK | 0x0 | 发生中断 | ||
| BUCK5_OV_MASK | 0x0 | 发生中断 | |||
| BUCK5_UV_MASK | 0x0 | 发生中断 | |||
| MASK_LDO1_2 | LDO1_OV_MASK | 0x0 | 发生中断 | ||
| LDO1_UV_MASK | 0x0 | 发生中断 | |||
| LDO2_OV_MASK | 0x0 | 发生中断 | |||
| LDO2_UV_MASK | 0x0 | 发生中断 | |||
| LDO1_ILIM_MASK | 0x0 | 发生中断 | |||
| LDO2_ILIM_MASK | 0x0 | 发生中断 | |||
| MASK_LDO3_4 | LDO3_OV_MASK | 0x0 | 发生中断 | ||
| LDO3_UV_MASK | 0x0 | 发生中断 | |||
| LDO4_OV_MASK | 0x0 | 发生中断 | |||
| LDO4_UV_MASK | 0x0 | 发生中断 | |||
| LDO3_ILIM_MASK | 0x0 | 发生中断 | |||
| LDO4_ILIM_MASK | 0x0 | 发生中断 | |||
| MASK_VMON | VCCA_OV_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 |
| VCCA_UV_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| MASK_GPIO1_8_FALL | GPIO1_FALL_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 |
| GPIO2_FALL_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| GPIO3_FALL_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| GPIO4_FALL_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| GPIO5_FALL_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| GPIO6_FALL_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| GPIO7_FALL_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| GPIO8_FALL_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| MASK_GPIO1_8_RISE | GPIO1_RISE_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 |
| GPIO2_RISE_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| GPIO3_RISE_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| GPIO4_RISE_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| GPIO5_RISE_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| GPIO6_RISE_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| GPIO7_RISE_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| GPIO8_RISE_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| MASK_GPIO9_11 / MASK_GPIO9_10 | GPIO9_FALL_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 |
| GPIO9_RISE_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| GPIO10_FALL_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| GPIO11_FALL_MASK | 0x1 | 未发生中断。 | |||
| GPIO10_RISE_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| GPIO11_RISE_MASK | 0x1 | 未发生中断。 | |||
| MASK_STARTUP | NPWRON_START_MASK | 0x1 | 未发生中断。 | ||
| ENABLE_MASK | 0x0 | 发生中断 | 0x1 | 未发生中断。 | |
| FSD_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| SOFT_REBOOT_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 | |
| MASK_MISC | TWARN_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 |
| BIST_PASS_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 | |
| EXT_CLK_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| MASK_MODERATE_ERR | BIST_FAIL_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 |
| REG_CRC_ERR_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 | |
| SPMI_ERR_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 | |
| NPWRON_LONG_MASK | 0x1 | 未发生中断。 | |||
| NINT_READBACK_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 | |
| NRSTOUT_READBACK_ MASK | 0x0 | 发生中断 | 0x1 | 未发生中断。 | |
| MASK_FSM_ERR | IMM_SHUTDOWN_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 |
| MCU_PWR_ERR_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 | |
| SOC_PWR_ERR_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 | |
| ORD_SHUTDOWN_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 | |
| MASK_COMM_ERR | COMM_FRM_ERR_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 |
| COMM_CRC_ERR_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 | |
| COMM_ADR_ERR_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 | |
| I2C2_CRC_ERR_MASK | 0x0 | 发生中断 | 0x1 | 未发生中断。 | |
| I2C2_ADR_ERR_MASK | 0x0 | 发生中断 | 0x1 | 未发生中断。 | |
| MASK_READBACK_ERR | EN_DRV_READBACK_ MASK | 0x0 | 发生中断 | 0x1 | 未发生中断。 |
| NRSTOUT_SOC_ READBACK_MASK | 0x0 | 发生中断 | 0x1 | 未发生中断。 | |
| MASK_ESM | ESM_SOC_PIN_MASK | 0x1 | 未发生中断。 | ||
| ESM_SOC_RST_MASK | 0x1 | 未发生中断。 | |||
| ESM_SOC_FAIL_MASK | 0x1 | 未发生中断。 | |||
| ESM_MCU_PIN_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| ESM_MCU_RST_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| ESM_MCU_FAIL_MASK | 0x1 | 未发生中断。 | 0x1 | 未发生中断。 | |
| GENERAL_REG_1 | PFSM_ERR_MASK | 0x0 | 发生中断 | 0x0 | 发生中断 |