由 NSLEEPx 位或引脚定义的 C 和 D 触发条件会触发 TO_RETENTION 序列。此序列会禁用所有不向固定轨供电的电源轨和 GPIO，如图 3-1 所示。可以使用在寄存器 FSM_I2C_TRIGGERS 中找到的 I2C_7 位来修改此序列。在触发保持状态之前，需通过这两个 PMIC 中的 I²C 对这些位进行置位。如果两个 PMIC 中的 I2C_7 位都被设置为高电平，则这两个 PMIC 都会进入 DDR 保持状态，如图 6-8 所示。LDO1 (VDD1) 不会被禁用，而 LP876511B4 (EN_VDDR) 的 GPIO1 也不会发生改变。如果将 I2C_7 设置为低电平，则与 DDR 关联的这些元件不会保持运行状态，如图 6-7 所示。

除了 I2C_7 外，处理器还必须在 LP876411B4 器件的 GPIO2 上配置 H_DDR_RET_1V1 信号。Topic Link Label3.2包含此信号，但它不属于电源序列。

以下 PMIC PFSM 指令会在电源序列开始时自动执行，从而配置 PMIC：

// TPS65941213
// Set LPM_EN, Clear NRSTOUT_SOC and NRSTOUT
REG_WRITE_MASK_IMM ADDR=0x81 DATA=0x04 MASK=0xF8
// Set SPMI_LP_EN and FORCE_EN_DRV_LOW
REG_WRITE_MASK_IMM ADDR=0x82 DATA=0x18 MASK=0xE7
// LP876411B4
// Set SPMI_LP_EN
REG_WRITE_MASK_IMM ADDR=0x82 DATA=0x10 MASK=0xEF

在序列结束时，这两个 PMIC 均会设置 LPM_EN 并清除 CLKMON_EN 和 AMUXOUT_EN。TPS65941213 器件还会根据寄存器 (PFSM_DELAY_REG_2) 的内容额外延迟 16ms，以确保 TPS65941213 序列最后完成。