ZHCU791C december   2022  – june 2023

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
    1. 1.1 绝缘监测
    2. 1.2 寄生隔离电容的影响
    3. 1.3 工业低压配电系统的 IEC 61557-8 标准
    4. 1.4 关键系统规格
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 重点产品
      1. 2.2.1 TPSI2140
      2. 2.2.2 AMC3330
      3. 2.2.3 TPS7A24
      4. 2.2.4 REF2033
      5. 2.2.5 TLV6001
    3. 2.3 设计注意事项
      1. 2.3.1 电阻电桥
      2. 2.3.2 隔离式模拟信号链
        1. 2.3.2.1 差分至单端转换
        2. 2.3.2.2 高压测量
        3. 2.3.2.3 信号链误差分析
      3. 2.3.3 PE 缺失检测
      4. 2.3.4 交流线路上的绝缘监测
      5. 2.3.5 PCB 布局建议
  9. 3硬件、软件、测试要求和测试结果
    1. 3.1 硬件要求
      1. 3.1.1 连接器
      2. 3.1.2 默认跳线配置
      3. 3.1.3 先决条件
    2. 3.2 软件要求
    3. 3.3 软件
    4. 3.4 测试设置
    5. 3.5 测试结果
  10. 4设计和文档支持
    1. 4.1 设计文件
      1. 4.1.1 原理图
      2. 4.1.2 BOM
    2. 4.2 文档支持
    3. 4.3 支持资源
    4. 4.4 商标
  11. 5作者简介
  12. 6Revision History

2.2.4 REF2033

REF20XX 是一系列双输出、VREF 和 VBIAS (VREF/2) 带隙电压基准。图 2-5 提供了基本带隙拓扑结构的方框图，以及用于导出 VREF 和 VBIAS 输出的两个缓冲器。将晶体管 Q1 和 Q2 偏置，使得 Q1 的电流密度大于 Q2 的电流密度。两个基极发射极电压之差 (VBE1 – VBE2) 具有正温度系数，并且强制在电阻器 R5 上生成。该电压被放大并添加到具有负温度系数的 Q2 的基极发射极电压。由此产生的带隙输出电压几乎与温度无关。两个独立的缓冲器用于从带隙电压生成 VREF 和 VBIAS。电阻器 R1、R2 和 R3、R4 的大小旨在使 VBIAS = VREF/2。

e-Trim™ 集成电路是一种对 VREF 和 VBIAS 初始精度和温度系数进行封装级修整的方法，在塑模成型工艺之后的最终制造阶段实现。该方法最大限度地减小了固有晶体管失配的影响，以及封装成型过程中引入的误差。REF20xx 中采用了 e-Trim 技术，以最大限度地降低温漂并提高 VREF 和 VBIAS 输出的初始精度。

GUID-33BFAB8C-E59B-4587-952B-E5840ED39A82-low.gif图 2-5 REF2033 功能方框图