ZHCSZ39 September   2025 DRV81646

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7.     13
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 控制接口和转换率 (RSLEW/CNTL)
      2. 6.3.2 使用 FET 源极端子进行电流检测
      3. 6.3.3 硬件接口运行
      4. 6.3.4 SPI 模式
        1. 6.3.4.1 奇偶校验位计算
        2. 6.3.4.2 SPI 输入数据包
        3. 6.3.4.3 SPI 响应数据包
        4. 6.3.4.4 SPI 错误报告
        5. 6.3.4.5 SPI 菊花链
      5. 6.3.5 集成钳位二极管 VCLAMP
      6. 6.3.6 并行输出
      7. 6.3.7 保护电路
        1. 6.3.7.1 ILIM 模拟电流限制
        2. 6.3.7.2 截止延迟 (COD)
        3. 6.3.7.3 浪涌模式
        4. 6.3.7.4 热关断 (TSD)
        5. 6.3.7.5 欠压锁定 (UVLO)
        6. 6.3.7.6 故障条件汇总
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 建议的外部元件
      2. 7.2.2 详细设计过程
        1. 7.2.2.1 功率耗散
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
      1. 7.3.1 大容量电容
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

6.3.4.1 奇偶校验位计算

P[2:0] 是一组 3 个奇偶校验位，用于检查接收到的数据字的正确性。如果奇偶校验失败，则不会更新输出状态。奇偶校验位的计算方法如下，其中 ⊕ 是 XOR：

  • P[2]：B7 ⊕ B6 ⊕ B5
  • P[1]：B6 ⊕ B5 ⊕ B4
  • P[0]：B5 ⊕ B4 ⊕ B3

例如，如果要将通道设置为 (R/W=1) OUT4=1、OUT3=0、OUT2=0 和 OUT1=1，则奇偶校验计算和帧结构如下：

  • P[2] = (1 ⊕ 0 ⊕ 0) = 1
  • P[1] = (0 ⊕ 1 ⊕ 1) = 0
  • P[0] = (0 ⊕ 1 ⊕ 1) = 0
  • 因此，P[2:0] = 0b100
  • 整个帧 = 0b1001 1100 = 0x9C

以下是用于实现奇偶校验位计算的 EVM 固件伪代码：


bool B7 = startOut4; 
bool B6 = startOut3;
bool B5 = startOut2;
bool B4 = startOut1;
bool B3 = rw_bit;

bool P2 = B7 ^ B6 ^ B5;
bool P1 = B6 ^ B5 ^ B4;
bool P0 = B5 ^ B4 ^ B3;

uint8_t CMD = (B7 << 7)|(B6 << 6)|(B5 << 5)|(B4 << 4)|(B3 << 3)|(P2 << 2)|(P1 << 1)|(P0 << 0);