ZHCSZ39A September   2025  – December 2025 DRV81646

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7.     13
    8. 5.7 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 控制接口和转换率 (RSLEW/CNTL)
      2. 6.3.2 使用 FET 源极端子进行电流检测
      3. 6.3.3 集成钳位二极管 VCLAMP
      4. 6.3.4 保护电路
        1. 6.3.4.1 ILIM 模拟电流限制
          1. 6.3.4.1.1 负载电阻对 TSD 之前功率耗散的影响
        2. 6.3.4.2 截止延迟 (COD)
        3. 6.3.4.3 浪涌模式
        4. 6.3.4.4 热关断 (TSD)
        5. 6.3.4.5 欠压锁定 (UVLO)
      5. 6.3.5 故障条件汇总
    4. 6.4 器件功能模式
      1. 6.4.1 硬件接口运行
      2. 6.4.2 并行输出
      3. 6.4.3 SPI 模式
        1. 6.4.3.1 奇偶校验位计算
        2. 6.4.3.2 SPI 输入数据包
        3. 6.4.3.3 SPI 响应数据包
        4. 6.4.3.4 SPI 错误报告
        5. 6.4.3.5 SPI 菊花链
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 外部组件
      2. 7.2.2 持续电流能力
      3. 7.2.3 功率耗散
      4. 7.2.4 应用曲线
    3. 7.3 电源相关建议
      1. 7.3.1 大容量电容
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 文档支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

6.4.3.4 SPI 错误报告

在以下情况下会发生 SPI 错误：

  • 对接收到的数据位进行奇偶校验与接收到的奇偶校验位不匹配
  • 当 nSCS 为低电平时，接收到的 SCLK 脉冲数不是 8 的倍数

在下一个事务中，DRV81646 在 tH_SCLK 间隔内将 SDO 拉低/拉高，会报告当前事务上的 SPI 错误。SDO 状态设置为 SPISTAT = (SDI) and NOT(SPI_ERROR)。读取 SPISTAT 值的最简单方法是在 tH_SCLK 间隔期间保持 SDI=1，在 tSDOHIZ 之后读取 SPISTAT，这样，如果存在 SPI 错误，则 SPISTAT=0，否则 SPISTAT=1。

nFAULT 引脚上未报告 SPI 错误。

表 6-12 SPISTAT SPI 错误报告
SPI ERROR? NOT(SPI_ERROR) SDI SPISTAT
否 1 0 0
否 1 1 1
是 0 0 0
是 0 1 0